姓名：李沈軒????學號：20181214373????學院：廣研院

【原文鏈接】可能是DFT最全面的介紹--入門篇 - 知乎 (zhihu.com)

【嵌牛導讀】本文對IC的DFT做了一個基本介紹

【嵌牛鼻子】IC DFT

【嵌牛提問】什么是DFT？為什么要做DFT？

【嵌牛正文】

隨著芯片的制程越來小(5nm), 芯片的規(guī)模越來越大，對芯片的測試也就變得越來越困難。

而測試作為芯片尤為重要的一個環(huán)節(jié)，是不能忽略的。DFT也是隨著測試應運而生的一個概念，目前在芯片設計中都離不開DFT。

本文先對DFT做一個全面的介紹，旨在讓大家了解DFT的中的基本概念。

什么是DFT？

提到DFT， 大部分人想到的應該是離散傅里葉變換（Discrete Fourier Transform，縮寫為DFT）， 嗯…, 筆者大學被信號與系統(tǒng)這門課虐的不輕。但是在IC界，DFT的全稱是 Design For Test。

指的是在芯片原始設計中階段即插入各種用于提高芯片可測試性（包括可控制性和可觀測性）的硬件邏輯，通過這部分邏輯，生成測試向量，達到測試大規(guī)模芯片的目的。

Design--實現(xiàn)特定的輔助性設計，但要增加一定的硬件開銷

For test--利用實現(xiàn)的輔助性設計，產生高效經濟的結構測試向量在ATE上進行芯片測試。

為什么要做DFT？

從1958年Jack Kilby發(fā)明了第一只包含一個雙極性晶體管開始，集成電路經過了半個多世紀的發(fā)展，

芯片的制程工藝越來越小，數(shù)字芯片的規(guī)模越來越大，測試成本進一步增加，甚至超過芯片功能部分本來的成本。如何在芯片設計的過程中考慮測試的問題，成為當前芯片設計很重要的一部分。

測試已經成為集成電路設計和制造過程中非常重要的因素，它已經不再單純作為芯片產品的檢驗、驗證手段，而是與集成電路設計有著密切聯(lián)系的專門技術，與設計和制造成為了一個有機整體?？蓽y性設計（DFT）給整個測試領域開拓了一條切實可行的途徑，目前國際上大中型IC設計公司基本上都采用了可測性設計的設計流程，DFT已經成為芯片設計的關鍵環(huán)節(jié)。

3. “測試”與“驗證”的區(qū)別

驗證（Verification）的目的是檢查設計中的錯誤，確保設計符合其設計規(guī)范和所期望的功能；而測試（Testing）則是檢查芯片的加工制造過程中所產生的缺陷和故障。

4. DFT的核心技術

1）掃描路徑設計(Scan Design)

掃描路徑法是一種針對時序電路芯片的DFT方案.其基本原理是時序電路可以模型化為一個組合電路網絡和帶觸發(fā)器(Flip-Flop，簡稱FF)的時序電路網絡的反饋。

Scan 包括兩個步驟，scan replacement和scan stitching，目的是把一個不容易測試的時序電路變成容易測試的組合電路。

2)內建自測試(Bist)

內建自測試(BIST)設計技術通過在芯片的設計中加入一些額外的自測試電路，測試時只需要從外部施加必要的控制信號，通過運行內建的自測試硬件和軟件，檢查被測電路的缺陷或故障。和掃描設計不同的是，內建自測試的測試向量一般是內部生成的，而不是外部輸入的。內建自測試可以簡化測試步驟，而且無需昂貴的測試儀器和設備(如ATE設備)，但它增加了芯片設計的復雜性。

3)JTAG

JTAG(Joint Test Action Group，聯(lián)合測試工作組)是一種國際標準測試協(xié)議（IEEE 1149.1兼容），主要用于芯片內部測試.

JTAG的基本原理是在器件內部定義一個TAP（Test Access Port，測試訪問口）通過專用的JTAG測試工具對內部節(jié)點進行測試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試.

4)ATPG

ATPG(Automatic Test Pattern Generation)自動測試向量生成是在半導體電器測試中使用的測試圖形向量由程序自動生成的過程。測試向量按順序地加載到器件的輸入腳上，輸出的信號被收集并與預算好的測試向量相比較從而判斷測試的結果。

5. DFT工程師的崗位職責：

1、芯片級DFT設計與集成，包括SCAN, MBIST和JTAG；

2、負責DFT測試向量的自動生成及仿真；

3、與邏輯設計工程師緊密合作，提高DFT測試覆蓋率；

4、與產品工程師和測試工程師緊密合作，調試并解決在測試機上失敗的DFT測試向量；

5、芯片級綜合；

6、與后端工程師緊密合作，完成芯片級timing signoff；

7、芯片級形式驗證