今天清理電腦，好久以前的VHDL邏輯，感覺(jué)以后都不會(huì)和FPGA有緣了，傳git吧?，F(xiàn)在大部分PCI板卡都是基于PCI9054(日本產(chǎn)的一個(gè)芯片）...
投稿
收錄了7篇文章 · 125人關(guān)注
-
基于FPGA的PCI總線(xiàn)DMA邏輯
-
轉(zhuǎn)移戰(zhàn)地聲明
本人將本博客轉(zhuǎn)移，地址為https://blog.csdn.net/u014164742謝謝。
-
使用vivado通過(guò)SPI配置flash完成自啟動(dòng)生成mcs文件Tools->Generate Memory Conffiguration File生成.mcs文件 設(shè)置mcs文件生成參數(shù) Fo...
-
如何理解「復(fù)位 」？
復(fù)位目的：使整個(gè)系統(tǒng)進(jìn)入一個(gè)指定的初始狀態(tài) 同步復(fù)位 優(yōu)點(diǎn)： 可使整個(gè)電路為完全的同步設(shè)計(jì)，有利于靜態(tài)時(shí)序分析（STA）。 有利于仿真工具仿真（...
-
單bit跨時(shí)鐘域同步電路設(shè)計(jì)做個(gè)假設(shè)：需要將100M時(shí)鐘下的脈沖同步到1M的時(shí)鐘域下，如果按照打拍的方式，需要延展100拍后再進(jìn)行跨時(shí)鐘域才能保證信號(hào)能在1M時(shí)鐘域正確采到...
-
Modelsim和Vcs+Verdi使用技巧(Linux)
Modelsim腳本自動(dòng)仿真 1、創(chuàng)建文件 run.do，“#”為注釋符號(hào) 2、寫(xiě)完以上run.do文件后，在「 terminal 」中執(zhí)行以下...
-
I2S_RX 音頻接收通用設(shè)計(jì)I2S簡(jiǎn)介 如上圖所示： SCLK ：位時(shí)鐘，數(shù)據(jù)單bit反轉(zhuǎn)。 頻率=2 * 采樣頻率 * 采樣位寬 LRCK ：幀時(shí)鐘，左右...
-
I2S_TX 音頻發(fā)送通用設(shè)計(jì)I2S簡(jiǎn)介 如上圖所示： SCLK ：位時(shí)鐘，數(shù)據(jù)單bit反轉(zhuǎn)。 頻率=2 * 采樣頻率 * 采樣位寬 LRCK ：幀時(shí)鐘，左右...
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1881139527',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://upload.jianshu.io/collections/images/528156/cb6193b5f1470fc09fd8173002e27e6b.png', '推薦專(zhuān)題《FPGA》（ 分享自 @簡(jiǎn)書(shū) ）','http://www.itdecent.cn/c/d5c6393cffd2?utm_campaign=maleskine&utm_content=collection&utm_medium=reader_share&utm_source=weibo','頁(yè)面編碼gb2312|utf-8默認(rèn)gb2312'));){kind=link}