數(shù)字電路基礎(chǔ)——進(jìn)制、編碼、門電路和觸發(fā)器

門電路的表示

輸出
與

(AND)		 或

(OR)		 與非

(NAND)		 或非

(NOR)		 異或

(EXOR)		 同或

(EXNOR)		 非

(NOT)
輸入
A B		 00
01
10
11		 0
0
0
1		 0
1
1
1		 1
1
1
0		 1
0
0
0		 0
1
1
0		 1
0
0
1		 1
1
0
0
邏輯 表示 Y = A \cdot B Y = A + B Y = \overline{A \cdot B} Y = \overline{A + B} Y = A \oplus B Y = A \odot B Y = \overline{A}
電路符號(hào)
國(guó)標(biāo)
與門.png
或門.png
非門.png
或非門.png


同或門.png
非門.png

數(shù)字邏輯基礎(chǔ)

二進(jìn)制轉(zhuǎn)十六進(jìn)制

對(duì)應(yīng)關(guān)系

十六進(jìn)制 0 1 2 3 4
二進(jìn)制 0000 0001 0010 0011 0100
十六進(jìn)制 5 6 7 8 9
二進(jìn)制 0101 0110 0111 1000 1001
十六進(jìn)制 A B C D E
二進(jìn)制 1010 1011 1100 1101 1110
十六進(jìn)制 F
二進(jìn)制 1111

轉(zhuǎn)換方法

  • 取四合一法，即從二進(jìn)制的小數(shù)點(diǎn)為分界點(diǎn)，向左（或向右）每四位取成一位

  • 組分好以后，對(duì)照二進(jìn)制與十六進(jìn)制數(shù)的對(duì)應(yīng)表（如上表中所示），將四位二進(jìn)制按權(quán)相加，得到的數(shù)就是一位十六進(jìn)制數(shù)，然后按順序排列，小數(shù)點(diǎn)的位置不變，最后得到的就是十六進(jìn)制數(shù)。

二進(jìn)制轉(zhuǎn)八進(jìn)制

對(duì)應(yīng)關(guān)系

八進(jìn)制 0 1 2 3
二進(jìn)制 000 001 010 011
八進(jìn)制 4 5 6 7
二進(jìn)制 100 101 110 111

轉(zhuǎn)換方法

  • 取三合一法，即從二進(jìn)制的小數(shù)點(diǎn)為分界點(diǎn)，向左（或向右）每三位取成一位。

  • 分好組以后，對(duì)照二進(jìn)制與八進(jìn)制數(shù)的對(duì)應(yīng)表，將三位二進(jìn)制按權(quán)相加，得到的數(shù)就是一位八進(jìn)制數(shù)，然后按順序排列，小數(shù)點(diǎn)的位置不變，最后得到的就是八進(jìn)制數(shù)。

BCD 編碼

二進(jìn)制編碼 8421 碼 2421 碼 余 3 碼
0000 0 0 ?
0001 1 1 ?
0010 2 2 ?
0011 3 3 0
0100 4 4 1
0101 5 ? 2
0110 6 ? 3
0111 7 ? 4
1000 8 ? 5
1001 9 ? 6
1010 ? ? 7
1011 ? 5 8
1100 ? 6 9
1101 ? 7 ?
1110 ? 8 ?
1111 ? 9 ?

反碼

表示

  • 正數(shù)的反碼是其本身


  • 負(fù)數(shù)的反碼是在其原碼的基礎(chǔ)上

    • 符號(hào)為不變

    • 其余各位取反

補(bǔ)碼

表示

  • 正數(shù)的補(bǔ)碼是其本身


  • 負(fù)數(shù)的補(bǔ)碼是在其原碼的基礎(chǔ)上

    • 符號(hào)為不變

    • 其余各位取反

    • 最后 +1


  • 負(fù)數(shù)的補(bǔ)碼是在其反碼的基礎(chǔ)上 +1

計(jì)算

  • 加法和減法統(tǒng)一處理：

    • [A-B]補(bǔ) = [A]補(bǔ) + [-B]補(bǔ)


  • 還原為原碼

    • 取反 +1


  • 負(fù)數(shù)的補(bǔ)碼

    • 2^{總位數(shù)} - |負(fù)數(shù)|

    • 計(jì)算機(jī)解法：取反 +1

邏輯代數(shù)

對(duì)偶

對(duì)偶變換

  • \cdot \rightarrow +

  • + \rightarrow \cdot

  • 1 \rightarrow 0

  • 0 \rightarrow 1

  • 變量不變


注意：

  • 保持原式運(yùn)算的優(yōu)先順序

  • 原始中長(zhǎng)短的“非”號(hào)一律不變

  • 單變量的對(duì)偶式，仍為其自身，如F = A, F' = A

  • 一般情況下，F' \neq \overline{F}. 只有在某些特殊情況下，才有F' = \overline{F}. 例如：異或表達(dá)式F = A \overline{B} + \overline{A} B, F' = (A + \overline{B})(\overline{A} + B)，而\overline{F} = (\overline{A} + B)(A + \overline{B})，故F' = F

對(duì)偶規(guī)則

  • 若有兩個(gè)邏輯表達(dá)式F和G相等，則各自的對(duì)偶式F'和G'也相等

反演

反演變換

  • \cdot \rightarrow +

  • + \rightarrow \cdot

  • 1 \rightarrow 0

  • 0 \rightarrow 1

  • 原變量 \rightarrow 反變量

  • 反變量 \rightarrow 原變量

  • 所得新的邏輯表達(dá)式即為F的反函數(shù)，記為\overline{F}

  • 對(duì)不屬于單個(gè)變量上的“非”號(hào)保留不變

最小項(xiàng)

  • 特殊的乘積項(xiàng)（“與”項(xiàng)）

  • 每個(gè)變量以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次
    • A \overline{B} C = m_5
      • 取 1

最大項(xiàng)

  • 特殊的和項(xiàng)（“或”項(xiàng)）

  • 每個(gè)變量以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次
    • \overline{A} + B + \overline{C} = M_5
      • 取 0

組合邏輯電路

3-8譯碼器

3-8譯碼器.png

性質(zhì)

  • 低電平有效
    • 輸出的是邏輯變量的最大項(xiàng)

  • 使能端：\overline{S_1} = \overline{S_2} = 0, S_3 = 1 時(shí)，譯碼器正常工作

真值表

序號(hào) S_3 \overline{S_1}+\overline{S_2} a_2 a_1 a_0 Y_0 Y_1 Y_2 Y_3 Y_4 Y_5 Y_6 Y_7
0 1 0 0 0 0 0 1 1 1 1 1 1 1
1 1 0 0 0 1 1 0 1 1 1 1 1 1
2 1 0 0 1 0 1 1 0 1 1 1 1 1
3 1 0 0 1 1 1 1 1 0 1 1 1 1
4 1 0 1 0 0 1 1 1 1 0 1 1 1
5 1 0 1 0 1 1 1 1 1 1 0 1 1
6 1 0 1 1 0 1 1 1 1 1 1 0 1
7 1 0 1 1 1 1 1 1 1 1 1 1 0

應(yīng)用

應(yīng)用與非門

  • F(A, B, C) = m_1 + m_2 + m_5 = \overline{\overline{m_1 + m_2 + m_5}} = \overline{M_1 \cdot M_2 \cdot M_5}

應(yīng)用與門

  • F(A, B, C) = \Sigma m(1, 2, 5) = M_0 \cdot M_3 \cdot M_4 \cdot M_6 \cdot M_7

高電平或門

  • F(A, B, C) = m_1 + m_2 + m_5

高電平或非門

\begin{aligned} F(A, B, C) &= \Sigma m(1, 2, 5) \\\\ &= M_0 \cdot M_3 \cdot M_4 \cdot M_6 \cdot M_7 \\\\ &= \overline{\overline{M_0 \cdot M_3 \cdot M_4 \cdot M_6 \cdot M_7}} \\\\ &= \overline{\overline{M_0} + \overline{M_3} + \overline{M_4} + \overline{M_6} + \overline{M_7}} \\\\ &= \overline{m_0 + m_3 + m_4 + m_6 + m_7} \end{aligned}

數(shù)據(jù)選擇器（MUX）

74153 雙四選一數(shù)據(jù)選擇器

數(shù)據(jù)選擇器.png

真值表

A_1 A_0 \overline{ST} Y
? ? 1 0
0 0 0 D_0
0 1 0 D_1
1 0 0 D_2
1 1 0 D_3

性質(zhì)

  • \overline{ST} 低電平有效

實(shí)現(xiàn)組合邏輯函數(shù)

例：F = \Sigma_m(1, 3, 4, 5, 14, 15) + \Sigma_d(6, 7, 10, 11, 12)

CD \setminus AB 00 01 11 10 \
00 0 1 x 0 B
01 1 1 0 0 \overline{A}
11 1 ? 1 ? 1
10 0 ? 1 ? B
\ D 1 C 0 \

\begin{cases} \begin{cases} A_1 = C \\ A_2 = D \\ \end{cases} \\\\ \begin{cases} D_0 = B \\ D_1 = \overline{A} \\ D_2 = B \\ D_3 = 1 \end{cases} \end{cases}

加法器

半加器（HA）

半加器.png

概念

  • 只考慮兩個(gè)加數(shù)本身，而不考慮低位的進(jìn)位

  • 輸入：A、B

  • 輸出：和 S、進(jìn)位 C

真值表

A B C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

全加器（FA）

全加器.png

概念

  • 求取三個(gè)變量（本位的被加數(shù)A_i、加數(shù)B_i及低位向本位的進(jìn)位C_{i - 1}）的和S_i以及本位向高位的進(jìn)位C_i

  • 輸入：A_i、B_i、C_{i - 1}

  • 輸出：S_i、C_i

真值表

A_i B_i C_{i-1} C_i S_i
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 1
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

狀態(tài)表和狀態(tài)圖

狀態(tài)表

表1.png
表2.png

狀態(tài)圖

狀態(tài)圖.png

觸發(fā)器

RS鎖存器（觸發(fā)器）

或非門RS觸發(fā)器

或非門RS觸發(fā)器.png

狀態(tài)

  • 置位狀態(tài)：當(dāng)S = 1 且 R = 0 時(shí)，無論輸出原先處于何種狀態(tài)，現(xiàn)在 Q 一定為 1，且 \overline{Q} 一定為 0

    • 或非門：
      或非門.png

      Y = \overline{A + B}

    • S 為 1 時(shí) \overline{Q} 為 0，從而 Q 為 0


  • 復(fù)位狀態(tài)：當(dāng)S = 0 且 Q = 1 時(shí)，\overline{Q} 一定為 1，Q 一定為 0


  • 保持狀態(tài)：兩個(gè)輸入均為低電平"0"


  • 不定狀態(tài)：兩個(gè)輸入均為高電平"1"

    • 輸出兩者中轉(zhuǎn)變較快者，不采用

與非門RS觸發(fā)器

與非門RS觸發(fā)器.png

狀態(tài)

  • 置位狀態(tài)：當(dāng)S = 0 且 R = 1 時(shí)，無論輸出原先處于何種狀態(tài)，現(xiàn)在 Q 一定為 1，且 \overline{Q} 一定為 0

    • 與非門：
      與非門.png

      Y = \overline{A \cdot B}

    • S 為 0 時(shí) \overline{Q} 為 0，從而 Q 為 0


  • 復(fù)位狀態(tài)：當(dāng)S = 1 且 Q = 0 時(shí)，\overline{Q} 一定為 1，Q 一定為 0


  • 保持狀態(tài)：兩個(gè)輸入均為高電平"1"


  • 不定狀態(tài)：兩個(gè)輸入均為低電平"0"

    • 輸出兩者中轉(zhuǎn)變較快者，不采用

特性表

或非門：

S R Q \overline{Q} 情形
1 0 1 0 置位
0 1 0 1 復(fù)位
0 0 Q \overline{Q} 保持
1 1 ? ? 未使用


與非門：

\overline{S} \overline{R} Q \overline{Q} 情形
0 0 ? ? 未使用
0 1 1 0 置位
1 0 0 1 復(fù)位
1 1 Q \overline{Q} 保持

狀態(tài)圖

RS鎖存器狀態(tài)圖.png

門控（同步）RS觸發(fā)器

與非門同步RS觸發(fā)器.png
  • 只有時(shí)鐘信號(hào)為高電平時(shí)，S 和 R 輸入端使能

特性方程

\begin{cases} Q^{n + 1} = S + \overline{R}Q^n \\ SR = 0 \end{cases}

主從RS觸發(fā)器

  • 上升沿喚醒主觸發(fā)器讀取信號(hào)，下降沿喚醒從觸發(fā)器輸出信號(hào)

邊沿觸發(fā)SR觸發(fā)器

  • 只在上升沿(\uparrow)或下降沿(\downarrow)采樣


  • 邏輯符號(hào)時(shí)鐘信號(hào)輸入出有三角標(biāo)識(shí)

同步D觸發(fā)器

同步D觸發(fā)器.png
同步D觸發(fā)器邏輯原理圖.png
同步D觸發(fā)器邏輯圖.png
  • S = D，R = \overline{D}

  • 無未使用和保持狀態(tài)，只有置位(D = 1) 和 復(fù)位(D = 0)

特性方程

Q^{n + 1} = S + \overline{R}Q^n = D + \overline{\overline{D}} Q^n = D

狀態(tài)圖

D觸發(fā)器狀態(tài)圖.png

邊沿JK觸發(fā)器

邊沿JK觸發(fā)器邏輯符號(hào).png
  • J 起 S 的作用，K 起 R 的作用

狀態(tài)

  • 置位模式：J = 1，K = 0

  • 復(fù)位模式：J = 0，K = 1

  • 保持模式：J = 0，K = 0

  • 翻轉(zhuǎn)模式：J = 1，K = 1

特性表

CP J K Q^{n+1} 狀態(tài)
? ? ? Q_n 保持
\downarrow 0 0 Q_n 保持
\downarrow 0 1 0 復(fù)位
\downarrow 1 0 1 置位
\downarrow 1 1 \overline{Q^n} 反轉(zhuǎn)

特征方程

Q^{n + 1} = S + \overline{R}Q^n = J \overline{Q^n} + \overline{KQ^n}Q^n = J\overline{Q^n} + \overline{K}Q^n

狀態(tài)圖

邊沿JK觸發(fā)器狀態(tài)圖.png

同步T觸發(fā)器

同步T觸發(fā)器邏輯原理圖.png

同步T觸發(fā)器邏輯符號(hào).png

狀態(tài)

  • 保持：T = 0

  • 翻轉(zhuǎn)：T = 1

特性表

CP T Q^{n+1}
0 ? Q^n
1 0 Q^n
1 1 \overline{Q^n}

特征方程

Q^{n + 1} = J \overline{Q^n} + \overline{K} Q^n = T\overline{Q^n} + \overline{T} Q^n = T \oplus Q^n

同步T'觸發(fā)器

同步T'觸發(fā)器.png
  • 計(jì)數(shù)型觸發(fā)器

狀態(tài)

  • 翻轉(zhuǎn)：T = 1, CP = 1

特征方程

Q^{n + 1} = T \oplus Q^n = 1 \oplus Q^n = \overline{Q^n}

特性方程

觸發(fā)器種類 特性方程
RS \begin{cases} Q^{n+1} = S + \overline{R} Q^n \\ SR = 0 \end{cases}
JK Q^{n+1} = J\overline{Q^n} + \overline{K} Q^n
D Q^{n+1} = D
T Q^{n+1} = T \oplus Q^n
T‘ Q^{n+1} = \overline{Q^n}
最后編輯于 ：
?著作權(quán)歸作者所有,轉(zhuǎn)載或內(nèi)容合作請(qǐng)聯(lián)系作者
【社區(qū)內(nèi)容提示】社區(qū)部分內(nèi)容疑似由AI輔助生成，瀏覽時(shí)請(qǐng)結(jié)合常識(shí)與多方信息審慎甄別。
平臺(tái)聲明：文章內(nèi)容（如有圖片或視頻亦包括在內(nèi)）由作者上傳并發(fā)布，文章內(nèi)容僅代表作者本人觀點(diǎn)，簡(jiǎn)書系信息發(fā)布平臺(tái)，僅提供信息存儲(chǔ)服務(wù)。

相關(guān)閱讀更多精彩內(nèi)容

友情鏈接更多精彩內(nèi)容