簡答

1. 浮點加減法的計算流程
   答：

   1. 0操作數(shù)檢查
      如果一個操作數(shù)為0，則就不必往下繼續(xù)運算。
   2. 比較階碼大小并完成對階
      小階碼向大階碼看齊。
   3. 尾數(shù)進行加減法運算
      不論是加法還是減法，都按加法進行。
   4. 結(jié)果規(guī)格化并進行舍入處理
   5. 溢出處理

2. 存儲器分為哪三級？每級的作用？為什么分三級？為什么可以分三級？
   答：
   存儲器分級結(jié)構(gòu)：三級存儲體系及其作用：

   • Cache：計算機中的一個高速小容量半導(dǎo)體存儲，用來高速存取指令和數(shù)據(jù)。
   • 主存儲器：是計算機系統(tǒng)的主要存儲器，用來存放計算機運行期間的大量程序和數(shù)據(jù)。它能和cache交換數(shù)據(jù)和指令。
   • 外存儲器：是大容量輔助存儲器。外存的特點是存儲容量大，位成本低，通常用來存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫。

   為什么分三級：
   為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾

   為什么可以分三級：
   局部性原理

3. 微程序控制器的組成和工作原理？
   答：
   組成：

   • 控制存儲器：存放實現(xiàn)全部指令系統(tǒng)的微程序，是只讀存儲器
   • 微指令寄存器：存放由控制存儲器讀出的一條微指令
   • 地址轉(zhuǎn)移邏輯：自動完成修改微地址的任務(wù)

   工作原理：
   仿照通常的解題程序的方法，把操作控制信號編成所謂的“微指令”，存放到一個只讀存儲器里．當(dāng)機器運行時，一條又一條地讀出這些微指令，從而產(chǎn)生全機所需要的各種操作控制信號，使相應(yīng)部件執(zhí)行所規(guī)定的操作 。

4. 流水CPU三種相關(guān)的概念？出現(xiàn)相關(guān)時解決沖突的辦法？
   答：
   流水線中會出現(xiàn)三種相關(guān)沖突，使得流水線斷流：

   • 資源相關(guān)：指多條指令進入流水線后在同一時鐘周期內(nèi)爭用一個功能部件所發(fā)生的沖突。
     【解決】：①、后繼指令推后。②、增設(shè)存儲器，將指令和數(shù)據(jù)分別放在兩個存儲器中。③、采用雙端口存儲器。
   • 數(shù)據(jù)相關(guān)：必須等前一條指令執(zhí)行完畢后才能執(zhí)行后一條指令，這兩條指令是數(shù)據(jù)相關(guān)。有三種：寫后讀、讀后寫、寫后寫。
     【解決】：①、后繼指令推后。②、流水CPU的運算器中設(shè)置若干結(jié)果緩沖寄存器，暫時保留運算結(jié)果，以便后續(xù)指令使用，稱為定向傳送。
   • 控制相關(guān)：轉(zhuǎn)移指令引流水線斷流。
     【解決】：①、延遲轉(zhuǎn)移法，由編譯程序重排指令序列。②、預(yù)測轉(zhuǎn)移法，硬件實現(xiàn)，根據(jù)指令過去的行為預(yù)測將來行為。

5. 中斷方式 的處理流程？DMA方式 的處理流程？
   答：
   中斷方式處理流程：
   ①、當(dāng)CPU執(zhí)行完一條現(xiàn)行指令時，如果外設(shè)向CPU發(fā)出中斷請求，那么CPU在滿足響應(yīng)條件情況下，發(fā)出中斷響應(yīng)信號，并關(guān)閉中斷，表示不再受理其他設(shè)備的中斷。
   ②、CPU尋找中斷請求源是哪一個設(shè)備，并保存CPU自己的程序計數(shù)器PC內(nèi)容。
   ③、轉(zhuǎn)移到中斷源的中斷服務(wù)程序。
   ④、CPU在保存現(xiàn)場信息，設(shè)備服務(wù)以后，恢復(fù)現(xiàn)場信息
   ⑤、開放中斷，返回到原來被中斷的主程序的下一條指令

   答：
   DMA方式處理流程：
   ①、預(yù)處理階段：

   • CPU執(zhí)行幾條I/O指令，測試設(shè)備狀態(tài)
   • 向DMA控制器的設(shè)備地址寄存器送入設(shè)備號并啟動設(shè)備
   • 向內(nèi)存地址計數(shù)器送入起始地址
   • 向字計數(shù)器送入交換數(shù)據(jù)字個數(shù)
   • 完成后，CPU繼續(xù)執(zhí)行原來的主程序

   ②、正式傳送：

   • 外設(shè)準(zhǔn)備好時，發(fā)出DMA請求
   • DMA控制器向CPU發(fā)出總線使用權(quán)請求，CPU與系統(tǒng)總線脫離
   • DMA控制器接管數(shù)據(jù)總線和地址總線，并向內(nèi)存提供地址
   • 內(nèi)存與外設(shè)開始數(shù)據(jù)交換，每交換一個字，地址計數(shù)器和字計數(shù)器加1
   • 當(dāng)計數(shù)器值為0時，DMA操作結(jié)束，DMA控制器向CPU提出中斷報告

   ③、傳送后處理：

   • CPU響應(yīng)DMA中斷請求后，停止主程序執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序，做一些DMA結(jié)束處理工作

選擇、填空

1. 馮諾依曼型計算機的工作原理以及馮諾依曼型計算機中區(qū)分指令和數(shù)據(jù)的方法？

   • 工作原理是：以二進制方式存儲程序并按地址順序執(zhí)行。
   • 組成：控制器、運算器、存儲器、輸入設(shè)備、輸出設(shè)備
   • 區(qū)分方法：指令周期的不同階段

2. IEEE 754 浮點數(shù)格式標(biāo)準(zhǔn)

   • 組成：符號位、階碼、尾數(shù)
   • 32位浮點數(shù)：1位符號位，8位階碼（偏移量127），23位尾數(shù)

3. 原碼、補碼、反碼、移碼的定義和互換
   注意，正數(shù)的原碼、補碼還是本身

4. 補碼的加減法
   溢出檢測：

   • 雙符號位法：給正操作數(shù)前加00、給負(fù)操作數(shù)前加11。00、11都參與運算。若是計算結(jié)果最高兩位是01表示發(fā)生正溢出，且正確結(jié)果應(yīng)該是個正數(shù)；若是10表示負(fù)溢出，且正確結(jié)果應(yīng)該是個負(fù)數(shù)
   • 單符號位法：最高有效位進位而符號位無進位，為正溢，最高有效位無進位而符號位有進位，則為負(fù)溢。

5. 交叉存取度的概念，交叉存儲器的帶寬的計算

6. 雙端口存儲器：
   同一存儲器具有兩組相互獨立的讀寫控制電路。
   當(dāng)兩個端口的地址不相同，在兩個端口上進行讀寫操作，一定不會發(fā)生沖突。
   當(dāng)兩個端口同時存取存儲器同一存儲單元時，發(fā)生讀寫沖突。

7. Cache命中率 平均存取時間 效率的計算；

8. 主存和cache的地址映射

9. 數(shù)據(jù)的尋址方式

10. 74181ALU 和 74182ALU 的原理和二級，三級先行進位的實現(xiàn)
    74181ALU和 74182ALU 都是四位。
    P*：成組進位傳送輸出
    G*：成組進位發(fā)生輸出

11. CPU的四個基本功能：

    • 指令控制（首要任務(wù)）
    • 操作控制
    • 時間控制
    • 數(shù)據(jù)加工（根本任務(wù)）

12. 幾個主要寄存器的作用和相互之間的關(guān)系

    • 指令寄存器（IR）：保存當(dāng)前正在執(zhí)行的一條指令
    • 程序計數(shù)器（PC）：確定下一條指令的地址。應(yīng)當(dāng)具有寄存器和計數(shù)兩種功能
    • 數(shù)據(jù)地址寄存器（AR）：保存當(dāng)前CPU訪問數(shù)據(jù)cache存儲器單元的地址
    • 數(shù)據(jù)緩沖寄存器（DR）：暫存ALU的運算結(jié)果
    • 通用寄存器：放源操作數(shù)或結(jié)果操作數(shù)
    • 狀態(tài)字寄存器（PSW）：保存算術(shù)指令和邏輯指令運算或測試結(jié)果建立的各種條件代碼
    關(guān)系：
    CPU模型

13. 時序信號最基本的體制是電位-脈沖制，微程序控制器中一般采用節(jié)拍電位-節(jié)拍脈沖二級體制。

14. 控制器的控制方法有同步控制、異步控制、聯(lián)合控制

15. 指令周期、CPU周期、T周期的定義和相互之間的關(guān)系？
    定義：

    • 指令周期：取出一條指令并執(zhí)行這條指令的時間
    • CPU周期：一條指令的取出階段（取指）需要一個CPU周期
    • T周期：節(jié)拍脈沖。處理操作的最基本單位

    關(guān)系：
    指令周期至少包含兩個CPU周期，而一個CPU包含若干個T周期。

16. 流水CPU組成：指令部件、指令隊列、執(zhí)行部件。

17. 常見的流水線形式：指令流水線、算術(shù)流水線、處理機流水線

18. 流水CPU中寫后讀相關(guān)，讀后寫相關(guān)，寫后寫相關(guān)的判斷。
    P172 例4

19. 信息交換方式：
    程序查詢方式、程序中斷方式、直接內(nèi)存訪問方式（DMA）、通道方式

20. 中斷方式特別適合隨機出現(xiàn)的服務(wù)，中斷處理過程是由軟硬件結(jié)合來完成的

21. DMA方式是完全由硬件執(zhí)行的，主要優(yōu)點速度快，滿足高速I/O設(shè)備要求。DMA控制器僅負(fù)責(zé)數(shù)據(jù)傳輸工作，數(shù)據(jù)傳輸前的準(zhǔn)備工作和傳送后的處理工作由管理程序承擔(dān)。

22. DMA與CPU解決分時訪內(nèi)：停止CPU訪問內(nèi)存、周期挪用、交替訪內(nèi)

23. 一般來說，外圍設(shè)備由存儲介質(zhì)、驅(qū)動裝置、控制電路三部分組成

24. 磁盤的讀寫原理：
    通過電磁變換，利用磁頭 寫線圈 中的脈沖電流，把一位二進制代碼轉(zhuǎn)成載磁體儲存元的不同剩磁狀態(tài)；反之，通過磁電變換，利用磁頭 讀線圈 ，將存儲元的不同剩磁狀態(tài)表示為二進制代碼轉(zhuǎn)換為電信號輸出。

25. 道密度：沿磁盤半徑方向，單位長度上的磁道數(shù)，單位 道/英寸

26. 位密度：磁道單位長度上能記錄二進制代碼的位數(shù)，單位 位/英寸

27. 面密度：為位密度和道密度乘積，單位 位/平方英寸

28. 平均存取時間：

    • 設(shè)磁盤轉(zhuǎn)速為 r 轉(zhuǎn)/秒，則轉(zhuǎn)一周所需要時間是1/r，平均等待時間是轉(zhuǎn)半周時間，也就是 1/(2r)；
    • 又設(shè)每磁道字節(jié)數(shù)為N，故數(shù)據(jù)傳輸速率為 rN 字節(jié)/秒，若令b表示傳送字節(jié)數(shù)，則數(shù)據(jù)傳輸時間是 b/(rN)；
    • 設(shè)T_s為平均找道時間

    于是，平均存取時間T為：T=T_s+1/(2r)+b/(rN)

29. 數(shù)據(jù)傳輸率：

    • 由上面可知，數(shù)據(jù)傳輸率為 rN 字節(jié)/秒，其中每磁道字節(jié)數(shù)為N，轉(zhuǎn)速r 轉(zhuǎn)/秒
    • 若設(shè)v為磁盤旋轉(zhuǎn)線速度，單位 英寸/秒，而D為位密度，即 位/英寸，于是 數(shù)據(jù)傳輸率 可定義為： Dv 位/秒

30. 刷新存儲器容量：
    刷新存儲器的容量=分辨率 × 顏色深度
    例如，分辨率1024×1024，256級顏色深度（=2⁸），則存儲容量為 1024×1024×8 bit=1MB

31. 帶寬的計算：
    刷新的帶寬=分辨率 × 每個像素點顏色深度 × 刷新速率
    例如，分辨率1024 × 768，顏色深度 3B，幀頻（刷新速率）72Hz，則帶寬 為 1024 × 768 × 3B × 72 /s=162MB/s

32. 按照總線仲裁電路的位置不同，總線控制分為：集中式控制、分布式控制

33. 集中式仲裁：

    • 鏈?zhǔn)讲樵兎绞剑ň栈ㄦ湥?
      • 原理：
        串行查詢，如果一個I/O接口沒有總線請求，就繼續(xù)往下查詢，如果有，就不再往下查詢，該I/O接口獲得總線控制權(quán)。
      • 特點：
        離總線仲裁器越近的設(shè)備，優(yōu)先級越高，越遠(yuǎn)則越低。可能會出現(xiàn)“饑餓現(xiàn)象”，對詢問鏈的電路故障敏感。但是線少，結(jié)構(gòu)簡單，易擴充設(shè)備。
      • 控制線數(shù)量：
        1根總線請求線、1根總線忙線和1根總線同意線，共3根。
    • 計時器定時查詢：
      • 原理：
        中央仲裁器接到請求信號以后，在BS線為“0”的情況下，讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備，當(dāng)?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備 置“1”BS線，獲得了總線使用權(quán)，此時中止計數(shù)查詢。
      • 特點：
        計數(shù)器的值可以每次從“0”開始計數(shù)，這時部件的優(yōu)先級類似于串行鏈接方式；如果計數(shù)器的值每次從上次的中止點（如上次是2號設(shè)備請求，則下次從3號設(shè)備開始輪詢）開始計數(shù)，則是一種循環(huán)優(yōu)先級，每個部件獲得總線使用權(quán)的機會均相等。
        優(yōu)先級有較靈活的改變；可靠性比較高；計數(shù)器的初值也可用程序來設(shè)置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價的。
        擴充性較差，速度仍然不會很高。
      • 控制線數(shù)量：
        1根總線請求線、1根總線忙線和 Math.ceil( log₂N ) （向上取整）根設(shè)備地址線，共 2+Math.ceil( log₂N )
    • 獨立請求方式：
      • 原理：
        每一個共享總線的設(shè)備均有一對總線請求線BR和總線授權(quán)線BG。當(dāng)設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號。中央仲裁器中的排隊電路決定首先響應(yīng)哪個設(shè)備的請求。
      • 特點：
        響應(yīng)時間最快、對優(yōu)先次序的控制相當(dāng)靈活。
        以增加總線控制器的復(fù)雜性和控制線的數(shù)目為代價的。
      • 控制線數(shù)量：
        N根BR線，N根BG線，1根BS線，共2N+1根。

34. 總線總裁算法有：靜態(tài)優(yōu)先級算法、固定時間片算法、動態(tài)優(yōu)先級算法和先來先服務(wù)算法。

35. 從系統(tǒng)吞吐量看，多總線結(jié)構(gòu)效率最高。而單總線結(jié)構(gòu)利用率最高。

36. • 按照傳輸信息的屬性來分析，總線可以包含以下幾種信號線：數(shù)據(jù)總線、地址總線、控制總線
    • 根據(jù)所連接部件的不同，總線通常被分成以下幾種類型：內(nèi)部總線、系統(tǒng)總線、I/O總線
    • 在單機系統(tǒng)中，多總線結(jié)構(gòu)的計算機的總線系統(tǒng)一般由：系統(tǒng)總線、內(nèi)存總線和I/O總線

37. 總線結(jié)構(gòu)傳送方式不能提高數(shù)據(jù)的傳輸速度

38. 在計算機總線中，數(shù)據(jù)傳輸有兩種基本方式：串行傳輸、并行傳輸

39. 數(shù)據(jù)傳輸過程中采用兩種定時方式：同步定時和異步定時。

40. 同步定時：
    事件出現(xiàn)在總線上的時刻由總線時鐘信號決定。一次I/O傳輸稱為時鐘周期或總線周期。有較高傳輸頻率。適用于總線長度較短、各功能模塊存取時間比較接近的情況。必須按最慢的模塊設(shè)計公共時鐘。

41. 異步定時：
    事件出現(xiàn)建立在應(yīng)答式或互鎖機制上?？偩€周期長度可變。不要統(tǒng)一的公共時鐘信號?？焖俸吐俚墓δ苣K都能連接到同一總線上，但是以增加總線的復(fù)雜性和成本為代價。

計算題

1. 補碼的加減法，判斷上溢下溢
2. 不恢復(fù)余數(shù)除法
3. 補碼直接乘法
4. 存儲器的擴充
5. 指令格式特點的分析
6. 給出一個數(shù)據(jù)通路圖，寫出給定指令的執(zhí)行過程和需要的微操作控制信號，以及在什么時間內(nèi)信號有效。
   P151 例1。
7. 微指令格式的設(shè)計
   P183 例8。P184 例11。
8. 浮點加減法計算
9. 浮點運算流水線加速比的計算