STM32 SDRAM 布線概要

原文鏈接

層疊

1.當(dāng)設(shè)計一個外置SDRAM的板子時，層疊是非常重要的，2層板是不適合新手的，如果你在乎EMI性能的話。
2.當(dāng)STM32和SDRAM都是非BGA封裝時，如果你有比較充足的經(jīng)驗(yàn)，可以使用4層板
3.如果STM32和SDDRAM都是BGA的話，6層板是最低要求，在保證電源和信號完整性的前提下能正常扇出和布線。

STM32引腳的規(guī)劃

面對現(xiàn)實(shí)吧，大部分BGA STM32芯片有著非常糟糕的接口引腳分布，大部分引腳都散落在各處，需要以合適的走連接到JEDEC兼容的SDRAM引腳上，這讓STM32 SDRAM PCB 在四層板上設(shè)計變得尤為困難，必須使用6層板才能得到一個良好的PCB設(shè)計。

stm32-sdram-pcb-design-bga-interface-connections.png

大多數(shù)MCU的最大工作頻率為180 MHz。 FSMC或外部存儲器控制器的最大時鐘速率為其一半，即90 MHz。
某些系列，例如STM32H7是高性能MCU，主頻高達(dá)400MHz左右，即SDRAM的時鐘頻率為200MHz左右。

以下規(guī)則是你在設(shè)計STM32 SDRAM時需要牢記的

200MHZ的方波包含高達(dá)1GHz的高頻分量。應(yīng)當(dāng)遵守所有的高頻電路設(shè)計原則，No hard bends, No stubs, 走線下方需要保證有完整的地平面。

Traces的阻抗非常重要，根據(jù)IS42S16400J的數(shù)據(jù)手冊指示，它可以兼容STM32，使用50ohm的負(fù)載阻抗即能滿足所有的IO特性。在所有的走線上實(shí)現(xiàn)50ohm的特征阻抗匹配能有效的避免信號反射。保持Traces的寬度一致不是絕對必要的，但對保持所有SDRAM信號線的均勻阻抗是非常必要的。

走線間距應(yīng)當(dāng)保持至少12mil。建議為25mil。盡量避免平行彎曲以減少串?dāng)_。

所有的信號都在時鐘上升沿時讀取，所以所有的信號線必須參照時鐘做等長處理。所有的信號應(yīng)在時鐘線長度的+/-400mil的范圍內(nèi)。如果時鐘線有多條走線，那么各走線之間的長度誤差不能超過+/- 20mil，防止時鐘偏移。

查閱數(shù)據(jù)手冊，找出最大允許的信號線偏移。0.15mm的長度不匹配能造成大約1ps的偏移。STM32 SDRAM的PCB設(shè)計中最大能接受50ps的偏移。但是越低的偏移越好。

不要在等長，布局的邊緣瘋狂試探。雖然它可能能正常的工作一段時間，但是隨著溫度的變化，SDRAM可能會出現(xiàn)數(shù)據(jù)錯誤。因?yàn)槠坪蛡鬏敃r間是隨溫度的變化而變化的。