1、中央處理器（CPU）兩大功能部件：運(yùn)算器、控制器

???????? 運(yùn)算器的主要功能是進(jìn)行邏輯運(yùn)算和算數(shù)運(yùn)算，由算數(shù)邏輯單元和若干存儲(chǔ)器組成。

? ? ? ? ?運(yùn)算器的核心部件是算數(shù)邏輯單元（ALU）

? ? ? ? ?算數(shù)邏輯單元的基本結(jié)構(gòu)是超前進(jìn)位加法器

2、半加器&全加器、串行進(jìn)位加法器&并行進(jìn)位加法器（串行進(jìn)位并行加法器、超前進(jìn)位加法器）

? ? ? ? ?半加器和全加器都是一位數(shù)相加的邏輯器件。

? ? ? ? ?加法器是多位二進(jìn)制數(shù)碼相加的邏輯器件（由一個(gè)或多個(gè)全加器組成）。

3、半加器不考慮進(jìn)位輸入、全加器考慮進(jìn)位輸入。

???????? 與或非門實(shí)現(xiàn)。

???????? 由于全加器的輸出和進(jìn)位都滿足對(duì)偶關(guān)系（當(dāng)輸入都取反時(shí)，輸出也都取反），所以全加器的正邏輯與負(fù)邏輯的邏輯圖完全相同（原變量輸入產(chǎn)生原變量輸出，反變量輸入產(chǎn)生反變量輸出）。

? ? ? ? ?要會(huì)計(jì)算延時(shí)：輸入變量>4時(shí)，與或非門的延時(shí)為1.5，其他門延時(shí)均為1

4、串行加法器：一個(gè)全加器和一個(gè)保存進(jìn)位的觸發(fā)器（進(jìn)位輸出送至進(jìn)位輸入）

? ? ? ? ?并行加法器完成全字長(zhǎng)兩位數(shù)相加只需一步。（N位數(shù)值1位符號(hào)）需要n+1個(gè)全加器。

? ? ? ? ?串行進(jìn)位并行加法器（行波進(jìn)位加法器）：n個(gè)全機(jī)器首位相連，每一級(jí)的進(jìn)位輸出連到相鄰高位的進(jìn)位輸入上，每一級(jí)進(jìn)位輸入直接依賴于前一級(jí)進(jìn)位。

? ? ? ? ?超前進(jìn)位加法器

5、超前進(jìn)位加法器（先行進(jìn)位加法器、并行進(jìn)位加法器、同時(shí)進(jìn)位加法器）：使較高位的進(jìn)位與比他低的進(jìn)位同時(shí)形成。

? ? ? ? ?加法器的速度直接影響著ALU的速度，提高加法器的速度，關(guān)鍵在于加速進(jìn)位的傳遞和減少進(jìn)位傳遞的延遲級(jí)數(shù)。

? ? ? ? ?與或非實(shí)現(xiàn)4位一組的超前進(jìn)位加法器：X、Y反變量輸入，C(i-1)原變量輸入，G、P原變量輸出，C(i)反變量輸出。

? ? ? ? ?負(fù)邏輯：G、P的地方換一下，形式同。X、Y原變量輸入、C(i-1)反變量輸入，G、P反變量輸出，C原變量輸出。

6、16位加法器à 二級(jí)分組超前進(jìn)位加法器——組內(nèi)并行，組間串行

???????? 一級(jí)分組的小組看成位，最高一位進(jìn)位稱為小組進(jìn)位CI。

???????? 小組進(jìn)位生成函數(shù)GI、小組進(jìn)位傳遞函數(shù)PI，只與Gi、Pi有關(guān)，與Ci-1無(wú)關(guān)，需一級(jí)延時(shí)。

???????? 正負(fù)邏輯交替

? ? ? ? ?中組超前進(jìn)位公式與前一組的超前進(jìn)位公式形式完全相同。

7、算數(shù)邏輯運(yùn)算單元ALU

???????? 組合邏輯電路

???????? ALU的基本邏輯結(jié)構(gòu)：超前進(jìn)位加法器。

???????? 通過(guò)改變加法器的進(jìn)位產(chǎn)生函數(shù)和進(jìn)位傳遞函數(shù)來(lái)獲得多種運(yùn)算能力。

???????? 組內(nèi)并行進(jìn)位，產(chǎn)生全部4位進(jìn)位，同時(shí)產(chǎn)生小組進(jìn)位生成與傳遞函數(shù)。

???????? M控制邏輯運(yùn)算or算數(shù)運(yùn)算。S3、S2、S1、S0實(shí)際控制著具體的運(yùn)算功能（實(shí)際控制著G和P）。