功不唐捐出自《法華經(jīng)》，意思是所有的努力都不會(huì)白費(fèi)，終會(huì)在某個(gè)時(shí)刻產(chǎn)生價(jià)值。

其中“唐”是“徒然”，“捐”是“舍棄”。它常用來(lái)鼓勵(lì)人在看不到結(jié)果時(shí)堅(jiān)持付出，相信耕耘必有收獲。

這句話因胡適演講《贈(zèng)與今年的大學(xué)畢業(yè)生》而廣為人知，他用以勉勵(lì)學(xué)子：即使努力一時(shí)看不到成效，也終會(huì)留下痕跡。

對(duì)于語(yǔ)文的學(xué)習(xí)，吳老師送給我四個(gè)字——功不唐捐。

吳老師還給我舉了一個(gè)特別好的例子，就是我們國(guó)家之所以越來(lái)越強(qiáng)大，就是找到不足，然后給補(bǔ)去。

我想到了我們國(guó)家的芯片發(fā)展，由以前的卡脖子，到現(xiàn)在提出堆疊技術(shù)。

堆疊核心技術(shù)1：“韜定律”與“邏輯折疊”

“邏輯折疊”并不直接“堆疊”成品芯片，而是在設(shè)計(jì)階段將原本平鋪的電路，像折紙一樣折疊到多個(gè)有源層中。

設(shè)計(jì)原理：本質(zhì)上是在芯片設(shè)計(jì)階段就對(duì)電路布局進(jìn)行三維重構(gòu)。通過(guò)超高密度垂直互連，讓不同層的邏輯門直接“面對(duì)面”通信，避免了在平面上繞遠(yuǎn)路。這能縮短50%-80%的關(guān)鍵路徑走線長(zhǎng)度，大幅降低信號(hào)傳輸延遲和功耗。

性能表現(xiàn)（以“麒麟2026”為例）：晶體管密度提升53.5%，達(dá)到每平方毫米2.38億個(gè)，芯片能效提升41%，性能理論上可對(duì)標(biāo)臺(tái)積電3nm工藝，CPU主頻相較前代有所提升。

核心技術(shù)2：先進(jìn)封裝與Chiplet

這條路線更接近通常意義上的“堆疊”，即通過(guò)先進(jìn)封裝將多顆芯片高效地組合在一起。

AI與服務(wù)器領(lǐng)域：通過(guò)“四芯片封裝”或Chiplet（芯粒）技術(shù)，將不同的功能模塊用先進(jìn)制程優(yōu)化組合，以較低成本達(dá)到頂尖性能。例如，傳聞中的下一代AI芯片昇騰910D將應(yīng)用此技術(shù)，算力有望接近英偉達(dá)H100水平。

移動(dòng)端SoC：由于“邏輯折疊”設(shè)計(jì)復(fù)雜度極高，在手機(jī)這類空間和散熱要求苛刻的設(shè)備中，當(dāng)前更多采用Chiplet異構(gòu)集成。即NPU、基帶等模塊獨(dú)立制造后封裝在一起，以實(shí)現(xiàn)靈活的功耗和性能管理。

行業(yè)評(píng)價(jià)與目標(biāo)：英偉達(dá)CEO黃仁勛認(rèn)為臺(tái)積電在該領(lǐng)域領(lǐng)先超10年。華為已制定長(zhǎng)遠(yuǎn)路線圖，目標(biāo)是在2031年設(shè)計(jì)出性能等效于1.4nm制程的高端芯片。