1. 概述
1.1. 電子信息技術(shù)涵蓋了微電子和光電子技術(shù)
1.2. 微電子技術(shù)涉及微小尺度的電子元件和集成電路，包括半導(dǎo)體器件、集成電路設(shè)計(jì)、制造工藝及封裝技術(shù)
1.3. 使人類能夠制造出更小、更快、更強(qiáng)大的電子設(shè)備，如智能手機(jī)、計(jì)算機(jī)芯片和傳感器，是現(xiàn)代信息社會(huì)發(fā)展的核心動(dòng)力之一
2. 新型晶體管技術(shù)
2.1. 2024年，新型晶體管技術(shù)繼續(xù)朝著更高效、更小型、更低耗的方向發(fā)展
2.2. 二維半導(dǎo)體是一類具有超薄厚度的材料，通常由單層或少數(shù)層原子組成
2.2.1. 具有獨(dú)特的電學(xué)、磁學(xué)、光學(xué)和力學(xué)性能，表現(xiàn)為輕薄、載流子遷移率高、能帶可調(diào)等特點(diǎn)，如磷（P）、砷化鍺（GaAs）、二硫化鉬（MoS2）
2.2.2. 隨著傳統(tǒng)晶體管制造技術(shù)瓶頸的逐漸顯現(xiàn)，為提升芯片計(jì)算能力、縮小芯片尺寸，新型堆疊技術(shù)也成為該領(lǐng)域的主要技術(shù)研發(fā)方向
2.3. 基于單層黑磷和砷化鍺的新型晶體管
2.3.1. 一種范德華剝離技術(shù)（van der Waals exfoliation），成功使用這種技術(shù)創(chuàng)建了基于黑磷和砷化鍺的晶體管，并證明了其優(yōu)越的電學(xué)特性
2.3.2. 在開發(fā)基于其他不穩(wěn)定單層材料的晶體管方面的潛力，這種技術(shù)能夠減薄晶體管的溝道部分，同時(shí)保持接觸區(qū)域所需的厚度
2.3.3. 為使用二維半導(dǎo)體材料制造更薄、更可擴(kuò)展的電子設(shè)備開辟了新的途徑
2.4. 新型氮化鋁功率半導(dǎo)體，可大幅降低電力損耗
- 2.4.1. 表明氮化鋁半導(dǎo)體品質(zhì)良好，希望五年后發(fā)布多種基于氮化鋁的元器件
2.5. 全球首款可應(yīng)用于集成電路的N型場(chǎng)效應(yīng)晶體管
2.5.1. 世界上首款可應(yīng)用于集成電路（CMOS）的N型場(chǎng)效應(yīng)晶體管（MOSFET）
2.5.2. 使用NIMS專有的微波等離子體化學(xué)氣相沉積（MPCVD）方法精確控制高溫高壓合成（HPHT）單晶金剛石基板晶面上的摻雜濃度，最終形成了高品質(zhì)的N型金剛石外延層，并基于此研發(fā)出新型N型場(chǎng)效應(yīng)晶體管
2.5.3. 該N型金剛石MOSFET在300攝氏度下場(chǎng)效應(yīng)電子遷移率約為150平方厘米/伏特·秒（cm2/V·sec）
2.5.4. 該研究可應(yīng)用于集成電路的開發(fā)，如用于制造惡劣環(huán)境中使用的電子器件和傳感器等
2.6. 在晶圓上集成了二硫化鉬晶體管，可縮小芯片尺寸
2.6.1. 成功在一個(gè)200毫米的晶圓上集成了二硫化鉬（MoS2）晶體管，可縮小芯片尺寸
2.6.2. 使用金屬有機(jī)化學(xué)氣相沉積（MOCVD）技術(shù)制造出大規(guī)模MoS2場(chǎng)效應(yīng)晶體管（FET），并消除了MoS2材料與金屬界面之間的肖特基勢(shì)壘，從而大大增強(qiáng)了FET的載流子遷移率
2.6.3. MoS2FET在場(chǎng)效應(yīng)遷移率、接觸電阻和電流密度等方面均優(yōu)于其他MoS2 FET
2.7. 開發(fā)出新型鐵電晶體管
2.7.1. 在正負(fù)電荷之間以極高的速度切換來模擬計(jì)算機(jī)編碼中的“0”和“1”，經(jīng)過1000億次開關(guān)后仍保持正常工作，厚度僅為十億分之一米
2.7.2. 性能優(yōu)越，未來有望用于邏輯運(yùn)算設(shè)備和非易失性存儲(chǔ)設(shè)備
2.8. 開發(fā)出新型二維低功耗場(chǎng)效應(yīng)晶體管
2.8.1. 2024年8月，中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所、香港城市大學(xué)和復(fù)旦大學(xué)聯(lián)合研究團(tuán)隊(duì)開發(fā)出新型二維低功耗場(chǎng)效應(yīng)晶體管
2.8.2. 使用厚度僅為1.25納米的單晶氧化鋁，采用標(biāo)準(zhǔn)范德華轉(zhuǎn)移方法制造了具有高品質(zhì)介電界面的二維場(chǎng)效應(yīng)晶體管
2.8.3. 柵極寬度為100微米，長(zhǎng)度為250納米，通過在柵極之間留有間隙，確保了完全的絕緣性
2.8.4. 解決了高柵極漏電和低介電強(qiáng)度問題，有望推動(dòng)下一代微型化電子設(shè)備的發(fā)展
2.9. 開發(fā)出基于二維半導(dǎo)體制造高性能晶體管的方法
2.9.1. 2024年9月，中國(guó)蘇州大學(xué)、沙特阿拉伯阿卜杜拉國(guó)王科技大學(xué)和奧地利維也納工業(yè)大學(xué)等機(jī)構(gòu)的研究人員開發(fā)出一種基于二維半導(dǎo)體制造高性能晶體管的方法
2.9.2. 依賴于六方氮化硼（h-BN）電介質(zhì)和具有高內(nèi)聚能的金屬柵極電極
2.9.3. h-BN柵極電介質(zhì)與鉑和鎢等高內(nèi)聚能金屬的兼容性最好，可以有效減少漏電流
2.9.4. 與采用金電極的類似晶體管相比，基于鉑和鎢的柵極電極可將h-BN介電體上的漏電流降低至原來的約1/500，這有利于利用二維材料制造可靠的固態(tài)微電子電路和設(shè)備
2.10. 研發(fā)出新型電子堆疊技術(shù)，可顯著增加芯片上的晶體管數(shù)量
2.10.1. 成功制造出多層芯片，其中高品質(zhì)半導(dǎo)體不再局限于傳統(tǒng)的硅基底，而是交替生長(zhǎng)直接疊加在一起，從而改善層間通信質(zhì)量與速度
2.10.2. 使芯片能夠超越傳統(tǒng)限制進(jìn)行堆疊，大幅提升了人工智能、邏輯運(yùn)算及內(nèi)存應(yīng)用的計(jì)算能力
3. 先進(jìn)制造工藝
3.1. 隨著摩爾定律的放緩，新的先進(jìn)制造工藝嶄露頭角，如3D集成技術(shù)、異構(gòu)集成技術(shù)等，不再單純依賴晶體管數(shù)量的增長(zhǎng)來提升性能
3.2. 加之行業(yè)對(duì)先進(jìn)芯片的需求量不斷增多，制造成本不斷升高，先進(jìn)封裝技術(shù)、極紫外光刻替代技術(shù)等新工藝應(yīng)運(yùn)而生，有望在新的芯片制造技術(shù)迭代、成本效益提升上發(fā)揮積極作用
3.3. 展示大規(guī)模半導(dǎo)體3D集成
3.3.1. 單片3D集成提供了更高密度的垂直連接，因?yàn)椴灰蕾囉趦蓚€(gè)預(yù)先圖案化芯片的黏合，這種集成方法可以增加芯片上的晶體管數(shù)量，進(jìn)一步延續(xù)摩爾定律
3.3.2. 有助于提高計(jì)算能力和降低功耗，并為電子設(shè)備添加新的功能，如在計(jì)算芯片中整合傳感器等，將設(shè)備垂直堆疊在一起，可以縮短設(shè)備之間的距離，從而減少延遲和功耗
3.4. 瑞薩電子公司研發(fā)出新技術(shù)，可使AI芯片性能提高16倍
3.4.1. 開發(fā)出可使人工智能半導(dǎo)體的處理性能最多提高16倍的技術(shù)
3.4.2. 不僅顯著提升了性能，同時(shí)還將每瓦電力的運(yùn)算能力推至每秒10萬億次浮點(diǎn)運(yùn)算，而耗電量卻能控制在原有水平的八分之一以下
3.4.3. 這項(xiàng)技術(shù)的突破意味著人工智能技術(shù)將迎來更大發(fā)展空間
3.5. Cerebras公司推出晶圓級(jí)新型AI處理器WSE-3
3.5.1. WSE-3的單芯片尺寸達(dá)到46225平方毫米，比英偉達(dá)H100處理器大57倍
3.5.2. 單塊WSE-3芯片擁有4萬億個(gè)晶體管和90萬個(gè)AI核心，峰值性能達(dá)到每秒125千萬億次浮點(diǎn)運(yùn)算，通過中國(guó)臺(tái)積電5納米工藝進(jìn)行制造
3.5.3. 將用于訓(xùn)練一些業(yè)界最大的人工智能模型，如能訓(xùn)練多達(dá)24萬億個(gè)參數(shù)的AI模型
3.5.4. 通過WSE-3加強(qiáng)應(yīng)對(duì)與英偉達(dá)公司的競(jìng)爭(zhēng)
3.6. 新的EUV光刻機(jī)替代方案
3.6.1. 筑波高能加速器研究組織（KEK）研究人員提出一種新的EUV光刻機(jī)替代方案
3.6.2. 涉及利用粒子加速器的能量來實(shí)現(xiàn)更經(jīng)濟(jì)、更快速、更高效的EUV光刻技術(shù)
3.6.3. EUV光刻的最佳替代候選方案是開發(fā)能量回收線性加速器，使用粒子加速器版本的再生制動(dòng)
3.6.4. 自由光子激光（FEL）光束的高功率、窄譜寬使FEL非常適合用于未來的光刻技術(shù)
3.6.5. 可以用相對(duì)更低的成本產(chǎn)生數(shù)十千瓦的強(qiáng)大自由電子激光，以驅(qū)動(dòng)多臺(tái)下一代光刻機(jī)，從而降低先進(jìn)芯片制造的成本
3.7. 佳能公司首次交付納米壓印光刻設(shè)備
3.7.1. 原理是像印章一樣將印有電路圖案的掩模版壓入晶圓上的光刻膠中，同時(shí)，耗電量?jī)H為EUV光刻機(jī)的十分之一
3.7.2. NIL光刻設(shè)備在降低功耗和成本的情況下，能夠?qū)崿F(xiàn)最小線寬14納米的圖案化，相當(dāng)于5納米制程技術(shù)
3.7.3. 經(jīng)過進(jìn)一步改進(jìn)，預(yù)計(jì)還能生產(chǎn)2納米產(chǎn)品
3.7.4. 其納米壓印光刻機(jī)的策略不是取代晶圓廠的DUV和EUV工具，而是與現(xiàn)有工具共存
3.8. 華科武漢光電國(guó)家研究中心攻克芯片光刻膠關(guān)鍵技術(shù)
3.8.1. 研發(fā)出T150A光刻膠系列產(chǎn)品，已通過半導(dǎo)體工藝量產(chǎn)驗(yàn)證，實(shí)現(xiàn)了原材料全部國(guó)產(chǎn)，配方全自主設(shè)計(jì)
3.8.2. T150A在光刻工藝中表現(xiàn)出的極限分辨率達(dá)到120納米，且工藝寬容度更大、穩(wěn)定性更高、留膜率更優(yōu)，對(duì)刻蝕工藝表現(xiàn)更好
3.8.3. T150A中的密集圖形經(jīng)過刻蝕，下層介質(zhì)的側(cè)壁垂直度表現(xiàn)優(yōu)
3.8.4. 未來還會(huì)發(fā)展一系列應(yīng)用于不同場(chǎng)景下的KrF與ArF光刻膠，致力于突破國(guó)外“卡脖子”關(guān)鍵技術(shù)
3.9. 機(jī)械材料研究所研發(fā)出全球首個(gè)4英寸異構(gòu)結(jié)構(gòu)半導(dǎo)體
3.9.1. 首次成功利用等離子體增強(qiáng)化學(xué)氣相沉積（PECVD）技術(shù)制造出4英寸異質(zhì)結(jié)構(gòu)半導(dǎo)體
3.9.2. 可實(shí)現(xiàn)WS2/石墨烯和1T-2H MoS2異質(zhì)結(jié)構(gòu)的大面積制備，為實(shí)現(xiàn)3D集成結(jié)構(gòu)、降低功耗和提升性能能效奠定基礎(chǔ)
3.10. 博通推出業(yè)界首個(gè)3.5D F2F封裝技術(shù)
3.10.1. 推出業(yè)界首個(gè)3.5D F2F封裝技術(shù)和3.5D XDSiP封裝平臺(tái)技術(shù)
3.10.2. 該技術(shù)使用創(chuàng)新的F2F堆疊方式直接連接頂層金屬層，在單一封裝中集成超過6000平方毫米的硅芯片和多達(dá)12個(gè)HBM內(nèi)存堆棧，既實(shí)現(xiàn)了密集可靠的連接，又可最小化電氣干擾，具有極佳的機(jī)械強(qiáng)度，同時(shí)在封裝尺寸上也具備優(yōu)勢(shì)
3.10.3. 3.5D XDSiP平臺(tái)專為高性能AI和HPC處理器設(shè)計(jì)，可滿足AI芯片高效率、低功耗的計(jì)算需求
3.11. 香港科大開發(fā)全球首款高光效深紫外顯示晶圓，推進(jìn)無掩模光刻技術(shù)發(fā)展
3.11.1. 全球首個(gè)用于光刻機(jī)的深紫外micro-LED顯示陣列晶圓
3.11.2. 實(shí)現(xiàn)多項(xiàng)關(guān)鍵性技術(shù)突破，如配合無掩模紫外光光刻技術(shù)，可有效提升其光輸出功率密度準(zhǔn)確性、圖案顯示解析度、熒幕性能、快速曝光能力等，實(shí)現(xiàn)了以較低成本和更高效的方法推動(dòng)半導(dǎo)體晶片生產(chǎn)的技術(shù)發(fā)展
4. 新型存儲(chǔ)技術(shù)
4.1. 新型存儲(chǔ)技術(shù)是指在硬盤（HDD）、固態(tài)硬盤（SSD）等傳統(tǒng)存儲(chǔ)技術(shù)之外，通過創(chuàng)新的材料、架構(gòu)、計(jì)算原理或操作方式實(shí)現(xiàn)的數(shù)據(jù)存儲(chǔ)，主要包括相變存儲(chǔ)、磁變存儲(chǔ)、阻變存儲(chǔ)、鐵電存儲(chǔ)、存算一體化等
4.2. 具有提升存儲(chǔ)速度、提高存儲(chǔ)密度、增強(qiáng)數(shù)據(jù)耐用性、降低功耗等優(yōu)勢(shì)，能夠彌補(bǔ)傳統(tǒng)存儲(chǔ)技術(shù)在高性能計(jì)算、大數(shù)據(jù)處理等領(lǐng)域的不足
4.3. 新型存儲(chǔ)技術(shù)的發(fā)展也為量子計(jì)算、超算、人工智能等新興技術(shù)領(lǐng)域提供了有力支撐
4.4. 清華大學(xué)開發(fā)出液態(tài)電阻式隨機(jī)存取存儲(chǔ)器
4.4.1. 2024年1月，中國(guó)清華大學(xué)劉靜團(tuán)隊(duì)開發(fā)出液態(tài)電阻式柔性隨機(jī)存取存儲(chǔ)器（FlexRAM），可用于柔性電路
4.4.2. 使用鎵基液態(tài)金屬實(shí)現(xiàn)FlexRAM的數(shù)據(jù)寫入和讀取過程，鎵基液態(tài)金屬液滴通過氧化和還原機(jī)制模擬對(duì)神經(jīng)元超極化和去極化的溶液環(huán)境變化過程進(jìn)行仿真
4.4.3. FlexRAM還具有可重復(fù)使用性，可在超過3500次操作循環(huán)中保持穩(wěn)定的性能
4.4.4. 從根本上改變了傳統(tǒng)的柔性存儲(chǔ)概念，為未來軟智能機(jī)器人、腦機(jī)接口系統(tǒng)、可穿戴/植入電子設(shè)備提供了理論基礎(chǔ)和技術(shù)路徑
4.5. 臺(tái)積電開發(fā)出SOT-MRAM陣列芯片，功耗僅為類似技術(shù)的1%
4.5.1. 研發(fā)出自旋軌道力矩式磁性內(nèi)存（SOT-MRAM），功耗僅為類似技術(shù)STT-MRAM的百分之一
4.5.2. SOT-MRAM是下一代磁阻式隨機(jī)存取內(nèi)存（MRAM）技術(shù)，可滿足新一代內(nèi)存需求，目前三星、英特爾等大廠都在加大投入研發(fā)該技術(shù)
4.5.3. 隨著AI、5G時(shí)代的來臨，自動(dòng)駕駛、精準(zhǔn)醫(yī)療診斷、衛(wèi)星影像辨識(shí)等場(chǎng)景應(yīng)用，都需要更快、更穩(wěn)、功耗更低的新一代內(nèi)存
4.6. 華為公司將推出新型磁電存儲(chǔ)設(shè)備
4.6.1. 該設(shè)備基于磁電磁盤（MED）技術(shù)
4.6.2. 可以降低總連接成本和功耗，第一代產(chǎn)品定位為大容量檔案存儲(chǔ)，機(jī)架容量超過10拍字節(jié)，功耗小于2千瓦
4.6.3. MED技術(shù)可以提供比傳統(tǒng)硬盤和磁帶存儲(chǔ)更低的成本和功耗
4.7. 基于斯格明子的低功耗存儲(chǔ)技術(shù)
4.7.1. 開發(fā)出基于斯格明子（Skyrmion）的低功耗存儲(chǔ)技術(shù)
4.7.2. 斯格明子是一種微小快速的磁渦流，可以作為高效的人工智能計(jì)算的理想載體
4.7.3. 成功實(shí)現(xiàn)了斯格明子的電讀出和狀態(tài)之間的電切換，證明了其在高效、可持續(xù)人工智能計(jì)算中的巨大潛力
4.7.4. 功耗比現(xiàn)有商業(yè)存儲(chǔ)技術(shù)的功耗低1000倍，為未來更快、更節(jié)能的計(jì)算技術(shù)鋪平了道路
4.8. 鎧俠公司將引入低溫蝕刻技術(shù)，可加速存儲(chǔ)芯片制造
4.8.1. 將從其第10代NAND產(chǎn)品開始，在制程中引入低溫蝕刻法這一前沿技術(shù)，進(jìn)一步提升生產(chǎn)效率
4.8.2. 相比傳統(tǒng)的電漿蝕刻法，低溫蝕刻法的加工速度提升了約4倍，標(biāo)志著存儲(chǔ)技術(shù)的一次重要革新
4.8.3. 這項(xiàng)創(chuàng)新技術(shù)可在短短33分鐘內(nèi)實(shí)現(xiàn)10微米深的高縱橫比（晶圓上形成的圖案的深度與寬度之比）蝕刻
4.8.4. 除鎧俠公司外，三星電子公司也打算采用低溫蝕刻技術(shù)制造芯片
4.9. 深圳大學(xué)研發(fā)出一款新型感存算一體化的無浮柵型光電閃存器
4.9.1. 采用旋涂法將紅外光感知材料上的轉(zhuǎn)換納米顆粒與有機(jī)半導(dǎo)體聚（3-己基噻吩）均勻混合，從而形成具有穩(wěn)定光響應(yīng)特性的復(fù)合材料體系，再將其與多級(jí)電導(dǎo)態(tài)光電晶體管結(jié)合，實(shí)現(xiàn)了感知、存儲(chǔ)和處理等功能的融合
4.9.2. 不僅能顯著提升數(shù)據(jù)處理效率，而且其具備的多級(jí)存儲(chǔ)和高維非線性表達(dá)能力使得復(fù)雜時(shí)序數(shù)據(jù)的高效處理成為可能
4.9.3. 彌補(bǔ)了傳統(tǒng)材料在紅外感知方面的不足，實(shí)現(xiàn)了在窄帶近紅外輻照下信息的有效獲取和處理，為紅外機(jī)器視覺的應(yīng)用帶來可能
