1.通過布局上優(yōu)化，把可能發(fā)生的干擾降到最低。
2.通過去耦和濾波的方式來減小高頻信號造成的干擾
2.1在PCB的電源，地線之間接上10~100uF的去耦電容，地線＞電源線＞信號線
2.2數(shù)字地和模擬地分開
對抗噪能力弱，關(guān)斷電流變化大的器件，以及ROM、RAM，應在VCC和GND間接去耦電容；在單片機復位端"RESET"上配以0.01uF的去耦電容；去耦電容的引線不能太長，尤其是高頻旁路電容不能帶引線。
集成電路電源和地之間的去耦電容有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1UF。此電容分布電感的典型值是5uH。它的并行共振頻率是7MHZ左右，也就是說，對于10MHZ以下的噪聲有較好的去耦效果，對40MHZ以上的噪聲幾乎不起效果，1uF、10uF的電容，并行共振頻率在20MHZ以上，去除高頻噪聲的效果要好一些。
