根據(jù)電子系統(tǒng)三要素：源，回路，電阻；這三者必須都存在才能傳遞電信號。如果沒有電阻，那么這條回路的電流將會無窮大（電流等于電壓除于電阻，如果電阻趨近于0，電流則趨近于無窮大），很容易燒壞這條回路上的元器件。所以，如果你發(fā)現(xiàn)某條回路上沒有電阻，是一定有問題的。
一、分壓
分壓電路實(shí)際上是電阻的串聯(lián)電路，它有以下幾個特點(diǎn)：
- 通過各電阻的電流是同一電流，即各電阻中的電流相等：
- 在串聯(lián)電路中，電阻大的導(dǎo)體，它兩端的電壓也大，電壓的分配與導(dǎo)體的電阻成正比，因此，導(dǎo)體串聯(lián)具有分壓作用?？傠妷旱扔诟麟娮枭系碾妷航抵停?img class="math-block" src="https://math.jianshu.com/math?formula=V%3D%20V_%7B1%7D%20%2B%20V_%7B2%7D%20%2B%20V_%7B3%7D" alt="V= V_{1} + V_{2} + V_{3}" mathimg="1">
- 總電阻等于各電阻之和：
比較經(jīng)典的舉例就是DC/DC或者LDO電路。比如MP2315數(shù)據(jù)手冊中推薦的電路如下圖所示：
R1和R2是分壓電阻，而且對于所有的DC/DC和LDO輸出反饋端的分壓電阻必須是精度1%的。（科普：在電源芯片輸出管腳上一般選擇分壓電阻的精度很高，電阻的精度直接決定了輸出電壓的精度，如5%的電阻輸出電壓波動范圍為10%，1%精度的電阻輸出電壓波動范圍達(dá)到2%，因此選擇精度高的；這個可以計(jì)算一下大致差不多的誤差。）這個參考電壓與輸出的關(guān)系在DC/DC或者LDO章節(jié)再詳細(xì)討論。
在這張圖中還有一個分壓電阻應(yīng)用就是R6和R7的應(yīng)用。圖中R7是空貼的，對于EN管腳，以前不理解為什么標(biāo)注是空貼，非常需要注意一下，因?yàn)槲以谶@個地方吃過虧。因?yàn)镋N必須大于1.6V，在電路移植的時候，一定要注意輸入電壓分壓之后與EN閾值的關(guān)系以便及時調(diào)整R7電阻，切記?。。?/p>
電阻分壓在芯片管腳做邏輯閾值或者上下電時應(yīng)用還是比較多的。其他例子也類似，關(guān)鍵點(diǎn)在于一定要搞清管腳的閾值（門限電壓范圍），這種錯誤屬于低級錯誤，在設(shè)計(jì)時一定要多確認(rèn)幾遍。
二、限流/分流
分流電路實(shí)際上是電阻器的并聯(lián)電路，它有以下幾點(diǎn)特點(diǎn)：
- 各支路的電壓等于總電壓；
- 總電流等于各支路電流之和：
- 總電阻的倒數(shù)等于各支路倒數(shù)之和：
左圖的原理比較簡單就不說了。右圖中R1稱為分流電阻，電流中的一部分流過電阻R1，三極管流過的電流有所減少，而輸出端的總電流并沒有減小，R1起到保護(hù)三極管的作用。
限流的目的應(yīng)用最廣泛的就是保護(hù)器件的工作安全。
三、上下拉
一般說法是上拉增大電流，下拉電阻是用來吸收電流。
上拉電阻： 將一個不確定的信號（高或低電平），通過一個電阻與電源VCC相連，固定在高電平。
下拉電阻： 將一個不確定的信號（高或低電平），通過一個電阻與地GND相連，固定在低電平。
3.1 上拉電阻使用場景
3.1.1 TTL驅(qū)動CMOS
當(dāng) TTL 電路驅(qū)動 COMS 電路時，如果 TTL 電路輸出的高電平（一般為 2.4V）低于 COMS 電路的最低高電平（一般為 3.5V），這時就需要在 TTL 的輸出端接上拉電阻，以提高輸出高電平的值（提高到 5V），使 CMOS 有效識別。
電阻R越小，上拉能力越大，但是會增大TTL端的飽和壓降，導(dǎo)致TTL輸出的低電平很高；
電阻R太大，會延緩TTL輸出的上升沿。
3.1.2 OC和OD門
采用 OC 和 OD 門結(jié)構(gòu)的，都需要添加上拉電阻，下圖 I2C 是 OD 結(jié)構(gòu)，SDA 和 SCL 信號上都需要加上拉電阻，不加上拉電阻，OC 和 OD 是無法輸出高電平的。
3.1.3 低電平中斷檢測
對于低電平中斷觸發(fā)電路來說，一般在 MCU 的檢測端會加一個上拉電阻，當(dāng) INT 低電平到來時，MCU_INT_DET 會變?yōu)榈碗娖剑|發(fā)中斷。
R1太大，MCU_INT_DET 的上升沿越慢；
R1太小，有可能造成灌電流過大，導(dǎo)致MCU管腳燒壞。
3.1.4 固定電平
如 LDO 電路，高電平使能時，一般會在使能腳 CE 加上拉電阻到 VIN，達(dá)到上電 LDO 就有輸出的效果。
對于 R1，一般芯片的 SPEC 會給出，最常見的是 10K 和 100K，那你說 47K 行不行，當(dāng)然也行，要看 LDO CE 管腳的灌電流能力，也就是 5V 加在 R1 上的電流需要小于 CE 管腳最大灌電流，如果太大，CE 腳可能會燒毀。
3.2 下拉電阻使用場景
3.2.1 固定電平
如 NMOS 的控制電路中，一般 G 極加一個下拉電阻，固定低電平，MOS 管的 GS 阻抗很大，容易遭到靜電的干擾，導(dǎo)致 GS 之間產(chǎn)生較高電壓，使 MOS 管開關(guān)狀態(tài)改變。
對于 R2，MOS 管在關(guān)閉狀態(tài)，流過 R2 的耗流為 0，MOS 管導(dǎo)通狀態(tài)；流過 R2 的電流為，如果想減小耗流，盡可能提高 R2 的阻值，一般取值 200K，1M 等。
3.2.2 作為放電電阻
有的 LDO 電路中，也會加 R4 下拉電阻，叫假負(fù)載，LDO 關(guān)閉時，用于快速泄放 C6 上的電壓，這和電路的使用場景有相關(guān)。加 R4 的壞處是，在正常工作時，會增加的耗流，再說一句，現(xiàn)在也有帶自放電功能的 LDO，帶自放電和不帶自放電，有利有弊。
對于 R4，阻值越小，放電越快，但是正常工作時，增加的耗流會越大。
- 為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉電阻。
- 在 COMS 芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，來提供泄荷的通路。
- 芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力。
- 提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
- 長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
3.3 上下拉電阻阻值的選擇原則
- 從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。
- 從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠?。浑娮栊?，電流大。
- 對于高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮，通常在1K到10K之間選取。對于下拉電阻也有類型道理。
四、阻抗匹配
由電阻器組成的阻抗匹配衰減器，它接在特性阻抗不同的兩個網(wǎng)絡(luò)中間，可以起到匹配阻抗的作用。 匹配器中電阻器的阻值可由下式確定：
即式中，Z1 和 Z2 為網(wǎng)絡(luò)1和網(wǎng)絡(luò)2的阻抗，它們分別為 300Ω 和 75Ω。將它們代入上面兩個公式中，則求得 R1=259.8Ω，R2=86.6Ω。
阻抗匹配：嚴(yán)格來講，當(dāng)高速電路中，信號再傳輸介質(zhì)上的傳輸時間大于信號上升沿或者下降沿的1/4時，該傳輸介質(zhì)就需要阻抗匹配。
-
源端阻抗：一般傳輸線的阻抗為50Ω左右，而TTL電路輸出電阻大概為13Ω左右，在源端串聯(lián)一個33Ω的電阻，13+33=46Ω大致和50Ω相當(dāng)，這樣就可以抑制從終端反射回來的信號再次反射。
需要說明的是，匹配電阻不一定都是33歐，從幾Ω到幾十Ω都有，具體試情況而定。
終端阻抗：若信號接收端的輸入阻抗很大，可以并接一個51Ω的電阻，電阻另一端接參考地，以抑制信號終端反射。信號接收端接串阻，那只能是終端輸入阻抗小于50Ω。但I(xiàn)C設(shè)計(jì)時，考慮到接收能量，不會將接收端的輸入阻抗設(shè)計(jì)的小。這也是為什么驅(qū)動器端加串阻，而接收端一般不加串阻的原因，終端開路的情況下反射系數(shù)為1。
-
阻抗匹配電阻在接口防護(hù)范圍還有一個重要作用就是防止ESD。
比如USB等
五、全帶寬濾波（吸收毛刺）
在一些芯片的電源管腳，采用LC濾波，有時會在L之后串聯(lián)一個幾歐姆的電阻，電阻起到全頻段濾波的作用，還有一個作用就是降低電路的品質(zhì)因數(shù)Q，Q定義為回路發(fā)生諧振時，儲存能量與一周期內(nèi)消耗能量之比。Q=（LC）^1/2 / R。
在儲能電路中，Q值越大意味著損耗小，慮除其他頻帶信號的能力越強(qiáng)，希望Q越大越好；
在電源或信號線路中，Q越大，通頻帶內(nèi)特性曲線越陡峭，越容易引發(fā)振鈴，信號越容易失真。希望Q越小越好；
其實(shí)在實(shí)際應(yīng)用中，利用電阻進(jìn)行全帶寬濾波的應(yīng)用非常多。其次串接電阻也可解決針對信號的上升沿下降沿產(chǎn)生的過沖、抖動等，比如音頻的I2S信號中，串接33歐姆出現(xiàn)上沖，更換為50歐姆明顯上沖小了很多??！
六、RC電路
RC電路的是電阻和電容一起使用的。
直接給出RC電路的全響應(yīng)計(jì)算公式：
七、0歐姆電阻
7.1 0歐姆電阻計(jì)算
0歐姆電阻并不是真正的無阻值，一般阻值，一般有 20mΩ、30mΩ 和 50mΩ 三個等級，根據(jù)下面公式可以算出電流
；
以0歐姆，通過計(jì)算yageo常見封裝0Ω電阻的過電流大小如下，僅供參考；
| 封裝(英制) | 功率(W) | 最大工作電流 (A) |
|---|---|---|
| 0201 | 1/20 | 1 |
| 0402 | 1/16 | 1.12 |
| 0603 | 1/10 | 1.4 |
| 0805 | 1/8 | 1.58 |
| 1206 | 1/4 | 2.24 |
| 1210 | 1/2 | 3.16 |
在yageo的規(guī)格書中，各封裝對應(yīng)的額定電流是：0.5A（0201）、1A（0402/0603）、2A（0805/1206/1210）。
7.2 0歐姆電阻使用場景
-
做為跳線使用，兼容電路中，其中一個線路不使用時，0歐姆電阻不貼。
在數(shù)字和模擬等混合電路中，往往要求兩個地分開，并且單點(diǎn)連接。
地是參考0電位，所有電壓都是參考地得出來的，地的標(biāo)準(zhǔn)要一致，故各種地應(yīng)短接在一起。
如果把模擬地和數(shù)字地大面積直接相連，會導(dǎo)致互相干擾，不短接又不妥。
我們可以用一個0歐的電阻來連接這兩個地，而不是直接連在一起。這樣做的好處就是，地線被分成了兩個網(wǎng)絡(luò)，在大面積鋪銅等處理時，就會方便得多。
做保險絲用。直接串聯(lián)在想要保護(hù)的電路里面就可以了。由于PCB上走線的熔斷電流較大，如果發(fā)生短路過流等故障時，很難熔斷，可能會帶來更大的事故。由于0歐電阻電流承受能力比較弱（其實(shí)0歐電阻也是有一定的電阻的，只是很小而已），過流時就先將0歐電阻熔斷了，從而將電路斷開，防止了更大事故的發(fā)生。
測試某條線路的電流時，可以去掉0歐姆電阻，接上電流表，方便測耗電流。
不確定參數(shù)代替。匹配電路中，參數(shù)不確定時，先使用0Ω，測試確認(rèn)后，再使用具體數(shù)值。
在高頻信號下，充當(dāng)電感或電容。（與外部電路特性有關(guān)）電感用，主要是解決EMC問題。如地與地，電源和IC Pin間。
分割區(qū)上的抗干擾?？缃訒r用于電流回路，當(dāng)分割電地平面后，造成信號最短回流路徑斷裂，此時，信號回路不得不繞道，形成很大的環(huán)路面積，電場和磁場的影響就變強(qiáng)了，容易干擾/被干擾。在分割區(qū)上跨接0歐電阻，可以提供較短的回流路徑，減小干擾。
布線布不過去時，可以使用0Ω電阻，但是一般不建議使用。
? 由 Leung 寫于 2021 年 8 月 29 日
? 參考：硬件設(shè)計(jì)2---什么是電阻？
硬件基礎(chǔ)知識（電阻）
硬件基礎(chǔ)知識---（5）電阻的用法
