參考：http://www.openedv.com/posts/list/21980.htm

浮空,顧名思義就是浮在空中,上面用繩子一拉就上去了,下面用繩子一拉就沉下去了.?

開(kāi)漏,就等于輸出口接了個(gè)NPN三極管,并且只接了e,b.?c極?是開(kāi)路的,你可以接一個(gè)電阻到3.3V,也可以接一個(gè)電阻到5V,這樣,在輸出1的時(shí)候,就可以是5V電壓,也可以是3.3V電壓了.但是不接電阻上拉的時(shí)候,這個(gè)輸出高就不能實(shí)現(xiàn)了.?

推挽,就是有推有拉,任何時(shí)候IO口的電平都是確定的,不需要外接上拉或者下拉電阻.?

（1）GPIO_Mode_AIN?模擬輸入?

（2）GPIO_Mode_IN_FLOATING?浮空輸入?

（3）GPIO_Mode_IPD?下拉輸入?

（4）GPIO_Mode_IPU?上拉輸入?

（5）GPIO_Mode_Out_OD?開(kāi)漏輸出?

（6）GPIO_Mode_Out_PP?推挽輸出?

（7）GPIO_Mode_AF_OD?復(fù)用開(kāi)漏輸出?

（8）GPIO_Mode_AF_PP?復(fù)用推挽輸出?

推挽電路是兩個(gè)參數(shù)相同的三極管或MOSFET,以推挽方式存在于電路中,各負(fù)責(zé)正負(fù)半周的波形放大任務(wù),電路工作時(shí)，兩只對(duì)稱的功率開(kāi)關(guān)管每次只有一個(gè)導(dǎo)通，所以導(dǎo)通損耗小、效率高。輸出既可以向負(fù)載灌電流，也可以從負(fù)載抽取電流。推拉式輸出級(jí)既提高電路的負(fù)載能力，又提高開(kāi)關(guān)速度。?

開(kāi)漏輸出:輸出端相當(dāng)于三極管的集電極.?要得到高電平狀態(tài)需要上拉電阻才行.?適合于做電流型的驅(qū)動(dòng),其吸收電流的能力相對(duì)強(qiáng)(一般20ma以內(nèi)).?

開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn)：?

1.?利用外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動(dòng)電流是從外部的VCC流經(jīng)R?pull-up?，MOSFET到GND。IC內(nèi)部?jī)H需很下的柵極驅(qū)動(dòng)電流。?

2.?一般來(lái)說(shuō)，開(kāi)漏是用來(lái)連接不同電平的器件，匹配電平用的，因?yàn)殚_(kāi)漏引腳不連接外部的上拉電阻時(shí)，只能輸出低電平，如果需要同時(shí)具備輸出高電平的功能，則需要接上拉電阻，很好的一個(gè)優(yōu)點(diǎn)是通過(guò)改變上拉電源的電壓，便可以改變傳輸電平。比如加上上拉電阻就可以提供TTL/CMOS電平輸出等。（上拉電阻的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度?。阻值越大，速度越低功耗越小，所以負(fù)載電阻的選擇要兼顧功耗和速度。）?

3.?OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來(lái)上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^(guò)外接上拉無(wú)源電阻對(duì)負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大；反之延時(shí)大功耗小。所以如果對(duì)延時(shí)有要求，則建議用下降沿輸出。?

4.?可以將多個(gè)開(kāi)漏輸出的Pin，連接到一條線上。通過(guò)一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。補(bǔ)充：什么是“線與”？：?

在一個(gè)結(jié)點(diǎn)(線)上,?連接一個(gè)上拉電阻到電源?VCC?或?VDD?和?n?個(gè)?NPN?或?NMOS?晶體管的集電極?C?或漏極?D,?這些晶體管的發(fā)射極?E?或源極?S?都接到地線上,?只要有一個(gè)晶體管飽和,?這個(gè)結(jié)點(diǎn)(線)就被拉到地線電平上.?因?yàn)檫@些晶體管的基極注入電流(NPN)或柵極加上高電平(NMOS),晶體管就會(huì)飽和,?所以這些基極或柵極對(duì)這個(gè)結(jié)點(diǎn)(線)的關(guān)系是或非?NOR?邏輯.?如果這個(gè)結(jié)點(diǎn)后面加一個(gè)反相器,?就是或?OR?邏輯.?

其實(shí)可以簡(jiǎn)單的理解為：在所有引腳連在一起時(shí)，外接一上拉電阻，如果有一個(gè)引腳輸出為邏輯0，相當(dāng)于接地，與之并聯(lián)的回路“相當(dāng)于被一根導(dǎo)線短路”，所以外電路邏輯電平便為0，只有都為高電平時(shí)，與的結(jié)果才為邏輯1。?

由于浮空輸入一般多用于外部按鍵輸入，結(jié)合圖上的輸入部分電路，我理解為浮空輸入狀態(tài)下，IO的電平狀態(tài)是不確定的，完全由外部輸入決定，如果在該引腳懸空的情況下，讀取該端口的電平是不確定的。?

上拉輸入/下拉輸入/模擬輸入：這幾個(gè)概念很好理解，從字面便能輕易讀懂。?

復(fù)用開(kāi)漏輸出、復(fù)用推挽輸出：可以理解為GPIO口被用作第二功能時(shí)的配置情況（即并非作為通用IO口使用）?

最后總結(jié)下使用情況：?

在STM32中選用IO模式?

（1）?浮空輸入_IN_FLOATING?——浮空輸入，可以做KEY識(shí)別，RX1?

（2）帶上拉輸入_IPU——IO內(nèi)部上拉電阻輸入?

（3）帶下拉輸入_IPD——?IO內(nèi)部下拉電阻輸入?

（4）?模擬輸入_AIN?——應(yīng)用ADC模擬輸入，或者低功耗下省電?

（5）開(kāi)漏輸出_OUT_OD?——IO輸出0接GND，IO輸出1，懸空，需要外接上拉電阻，才能實(shí)現(xiàn)輸出高電平。當(dāng)輸出為1時(shí)，IO口的狀態(tài)由上拉電阻拉高電平，但由于是開(kāi)漏輸出模式，這樣IO口也就可以由外部電路改變?yōu)榈碗娖交虿蛔儭？梢宰xIO輸入電平變化，實(shí)現(xiàn)C51的IO雙向功能?

（6）推挽輸出_OUT_PP?——IO輸出0-接GND，?IO輸出1?-接VCC，讀輸入值是未知的?

（7）復(fù)用功能的推挽輸出_AF_PP?——片內(nèi)外設(shè)功能（I2C的SCL,SDA）?

（8）復(fù)用功能的開(kāi)漏輸出_AF_OD——片內(nèi)外設(shè)功能（TX1,MOSI,MISO.SCK.SS）?

STM32設(shè)置實(shí)例：?

（1）模擬I2C使用開(kāi)漏輸出_OUT_OD，接上拉電阻，能夠正確輸出0和1；讀值時(shí)先GPIO_SetBits(GPIOB,?GPIO_Pin_0)；拉高，然后可以讀IO的值；使用GPIO_ReadInputDataBit(GPIOB,GPIO_Pin_0)；?

（2）如果是無(wú)上拉電阻，IO默認(rèn)是高電平；需要讀取IO的值，可以使用帶上拉輸入_IPU和浮空輸入_IN_FLOATING和開(kāi)漏輸出_OUT_OD；