Verilog在線仿真

Iverilog - HDLBits (01xz.net)
一個可以在網(wǎng)頁上仿真Verilog的網(wǎng)站，https://hdlbits.01xz.net/wiki/Iverilog
把設計的.v文件和激勵文件內(nèi)容粘貼到文本框中，點擊提交Submit，即可得到功能仿真波形。
也可以通過下面的上傳按鍵，直接提交文件，但只能提交一個文件，所以還是要把測試激勵和設計文件內(nèi)容整合在一起。
注意：在線仿真時，默認的頂層激勵module名稱只能使用module top_module ();

image.png

最后編輯于 ：
?著作權歸作者所有,轉(zhuǎn)載或內(nèi)容合作請聯(lián)系作者
【社區(qū)內(nèi)容提示】社區(qū)部分內(nèi)容疑似由AI輔助生成，瀏覽時請結合常識與多方信息審慎甄別。
平臺聲明：文章內(nèi)容（如有圖片或視頻亦包括在內(nèi)）由作者上傳并發(fā)布，文章內(nèi)容僅代表作者本人觀點，簡書系信息發(fā)布平臺，僅提供信息存儲服務。

相關閱讀更多精彩內(nèi)容

友情鏈接更多精彩內(nèi)容