今天我們將深入探討 LVPECL與LVDS電平互連的核心設(shè)計(jì)準(zhǔn)則，聚焦直流耦合與交流耦合兩大方案的關(guān)鍵參數(shù)計(jì)算與硬件實(shí)現(xiàn)。

在高速信號(hào)互連領(lǐng)域，精準(zhǔn)的電平轉(zhuǎn)換與阻抗匹配直接決定系統(tǒng)穩(wěn)定性，通過(guò)理論方程與實(shí)測(cè)數(shù)據(jù)對(duì)照，我們將解析以下核心議題：

1、 LVPECL與LVDS的直流耦合

? ? ? ? ?LVPECL到LVDS的直流耦合結(jié)構(gòu)需要一個(gè)電阻網(wǎng)絡(luò)，如圖5中所示，設(shè)計(jì)該網(wǎng)絡(luò)時(shí)有這樣幾點(diǎn)必須考慮：

? ? ? ? ?首先，我們知道當(dāng)負(fù)載是50Ω接到VCC-2V時(shí)，LVPECL的輸出性能是最優(yōu)的，因此我們考慮該電阻網(wǎng)絡(luò)應(yīng)該與最優(yōu)負(fù)載等效；然后我們還要考慮該電阻網(wǎng)絡(luò)引入的衰減不應(yīng)太大，LVPECL輸出信號(hào)經(jīng)衰減后仍能落在LVDS的有效輸入范圍內(nèi)。

? ? ? ? ?注意LVDS的輸入差分阻抗為100Ω，或者每個(gè)單端到虛擬地為50Ω(圖1所示)，該阻抗不提供直流通路，這里意味著LVDS輸入交流阻抗與直流阻抗不等。LVPECL到LVDS的直流耦合所需的電阻網(wǎng)絡(luò)需滿(mǎn)足下面方程組：

考慮VCC=+3.3V 情況，解上面的方程組得到：R1=182Ω，R2=47.5Ω，R3=47.5Ω，VA=1.13V，RAC=51.5Ω，RDC=62.4Ω，增益= 0.337。通過(guò)該終端網(wǎng)絡(luò)連接LVPECL輸出與LVDS輸入時(shí)，實(shí)測(cè)得VA=2.1V，VB=1.06V。

假定LVPECL差分最小輸出電壓為930mV，在LVDS的輸入端可達(dá)到313mV，能夠滿(mǎn)足LVDS輸入靈敏度要求?？紤]信號(hào)較大時(shí)，如果LVPECL的最大輸出為1.9V，LVDS的最大輸入電壓則為640mV，同樣可以滿(mǎn)足LVDS輸入指標(biāo)要求。