一.指令集：
1.CISC：(complex instruction set computer)--指令長(zhǎng)度可變，編譯簡(jiǎn)單，Intel。
2.RISC：(reduce instructuin set computer)--指令長(zhǎng)度一致。ARM
二、愛(ài)芯人課堂：
一、概念
1.IC:Intergrated Circuit集成電路
2.ASIC：Application Specific Integrated Circuit.
3.SOC:System On Chip
4.FPGA:Field Programmable Gate Array 現(xiàn)場(chǎng)可編程門(mén)陣列
5.CPLD：Complex Programmable Logic Device 復(fù)雜可編程邏輯器件
二、FPGA的特點(diǎn)：
? ? ?可編程，快速更改設(shè)計(jì)，運(yùn)行速度慢（因?yàn)槲锢聿季植季€(xiàn)會(huì)固定，timing不能優(yōu)化），面積大（為實(shí)現(xiàn)可編程：存在冗余邏輯），容量有限（容量有限制，ASIC無(wú)上限），價(jià)格昂貴。如果用于做驗(yàn)證，需要芯片設(shè)計(jì)者進(jìn)行合理分割，通過(guò)多FPGA陣列實(shí)現(xiàn)。
FPGA的意義：1.特殊領(lǐng)域的商業(yè)產(chǎn)品：可編程，靈活性----示波器，邏輯分析器
????????????????2.IC的驗(yàn)證、開(kāi)發(fā) 3.軟件開(kāi)發(fā)平臺(tái)：芯片研發(fā)周期長(zhǎng)，軟件開(kāi)發(fā)提前
FPGA和ASIC設(shè)計(jì)區(qū)別：1.FPGA沒(méi)有Power Domain，2.和工藝相關(guān)的都不太一樣。
三、IC設(shè)計(jì)全過(guò)程：
客戶(hù)&市場(chǎng)需求（MRD--market requirment design）--IC設(shè)計(jì)--晶圓制造--封裝--測(cè)試---系統(tǒng)設(shè)計(jì)（版級(jí)設(shè)計(jì)）--產(chǎn)品。
MRD的如何產(chǎn)生：每個(gè)模塊，模塊細(xì)節(jié)。
IC設(shè)計(jì)師工作：1.寫(xiě)SPEC。2.RTL邏輯設(shè)計(jì)。3.邏輯綜合：RTL到Gate-Level Netlist----RTL+.sdc(約束文件)+.db（庫(kù)文件）-----Translation&Map&Optmization.一定會(huì)讀netlis.
形式驗(yàn)證：RTL vs. Netlist-----形式驗(yàn)證用的多---在功能上是否等價(jià)工具（ECO）--改網(wǎng)表。常用工具：常用工具:synopsys的formality(fm)和Cadence的Conformal（lec）。
分類(lèi) ： ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?1.等價(jià)性驗(yàn)證（RTL and gate level 和 gate level and gate lavel ） ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?2.模型的驗(yàn)證：時(shí)態(tài)邏輯模型，受電路規(guī)模的限制 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?3.基于定理的驗(yàn)證
4.RTL到GDS II：RTL+SDC+DB---Synthese----floorplan(模塊的位置規(guī)劃)--Placement--Clock Tree Synthesis -- Routing--DRC/LVS--WriteDesign Out.
5.覆蓋率：代碼覆蓋率：1.line coverage 2,condition coverage 3.Branch coverage 4.Toggle coverage ????5.FSM coverage，F(xiàn)unction Coverage.
6.后仿真： 動(dòng)態(tài)時(shí)序仿真 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 執(zhí)行時(shí)間：布線(xiàn)后，時(shí)序的邏輯也基本滿(mǎn)足了后操作。 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 分類(lèi)：1.門(mén)級(jí)延時(shí)：-sdf延時(shí)文件加載，與RTL不一致 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 2.X態(tài)傳播（多驅(qū)動(dòng)，寄存器未復(fù)位時(shí)）:找到點(diǎn)解決 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 3.PG網(wǎng)表門(mén)級(jí)仿真--低功耗仿真
7.FPGA驗(yàn)證：ASIC代碼移植，時(shí)序約束和檢查，F(xiàn)PGA調(diào)試驗(yàn)證--實(shí)際IP上驗(yàn)證
8.仿真加速器驗(yàn)證（功能驗(yàn)證）： ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?1.Cadence --Palladium ---CPU based硬件實(shí)現(xiàn)，快速 ?CUP陣列 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?2.Sysnosys -ZeBu ? ?FPGA based 便宜 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?3.Mentor -veloce --FPGA based
9.驗(yàn)證方式比較：
10.TapeOut:Die---封裝---芯片。
11.芯片制造過(guò)程中的測(cè)試：ATE測(cè)試--測(cè)試方法：Scan/Mbist/BSD/IDDQ/Function pattern
12.AET測(cè)試之后，功能的測(cè)試：板級(jí)調(diào)試： ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?1.功能調(diào)試：功能列表、功能確認(rèn)，兼容性 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?2.指標(biāo)測(cè)量：功耗、頻率、參數(shù) ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?3.驅(qū)動(dòng)調(diào)試：編程指南 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 4.示波器、邏輯分析儀、協(xié)議分析儀、信號(hào)發(fā)生器。
13.什么樣的IC是好的IC---- PPA的banlance ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 1.Performance：速度快，存儲(chǔ)量 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 2.Power ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 3.Area
14.SOC -Architect ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 1.ROM（Flash）--掉電能儲(chǔ)存（code），DDR---掉電不儲(chǔ)存。RAM--上電時(shí)為空。
15.SOC-數(shù)據(jù)流（data flow） ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? SOC-控制流（control flow）：cup走出來(lái) ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? PK：兩者工作機(jī)制不同，所需帶寬不一致
16.總線(xiàn)仲裁(arbitration)：master and slave,控制優(yōu)先級(jí)。 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 1.考慮因素：帶寬和Latency(延時(shí)) ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
2.仲裁機(jī)制 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
1.固定優(yōu)先級(jí)的仲裁（Fixed priority） ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 2.循環(huán)式優(yōu)先級(jí)仲裁 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 3.加權(quán)循環(huán)式優(yōu)先級(jí)仲裁 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 4.隨機(jī)性的仲裁
