std_logic_vector(or std_logic)等類型的運算

代碼示例1：運算符的重載

--use ieee.std_logic_unsigned.all;
...
signal a : std_logic_vector(4 downto 0);
signal b  : std_logic_vector(3 downto 0);
signal c  : std_logic_vector(3 downto 0);
...
a <= b + c;

在quartus的編譯過程中
a1 <= b + c;
會提示b和c不是整數(shù)時，"+"未定義；
--use ieee.std_logic_unsigned.all;
將這一句注釋去掉為正確寫法，這里是通過該庫對"+"進行重載，可以重載定義其他類型，有"-"時需要將unsigned改成signed。

代碼示例2：多位矢量的運算

use ieee.std_logic_unsigned.all;
...
signal a1 : std_logic_vector(4 downto 0);
signal a2 : std_logic_vector(4 downto 0);
signal b  : std_logic_vector(3 downto 0);
signal c  : std_logic_vector(3 downto 0);
...
a1 <= b + c;
a2 <= CONV_STD_LOGIC_VECTOR((CONV_INTEGER(a) + (CONV_INTEGER(b)),5);

在quartus的編譯過程中
a1 <= b + c;
會提示運算位數(shù)不匹配的錯誤；
a2 <= CONV_STD_LOGIC_VECTOR((CONV_INTEGER(a) + (CONV_INTEGER(b)),5);
這一句為正確寫法，不會報錯。也就是位數(shù)不同的加法中，需要將加數(shù)轉(zhuǎn)換成整數(shù)，運算之后再轉(zhuǎn)換成位矢量。

代碼示例3：1位矢量的運算

use ieee.std_logic_unsigned.all;
...
signal a1 : std_logic_vector(1 downto 0);
signal a2 : std_logic_vector(1 downto 0);
signal b  : std_logic;
signal c  : std_logic;
...
a1 <= b + c;
a2 <= CONV_STD_LOGIC_VECTOR((CONV_INTEGER(a) + (CONV_INTEGER(b)),5);

在quartus的編譯過程中
a1 <= b + c;
會提示在b和c為1bit時，"+"未定義；
a2 <= CONV_STD_LOGIC_VECTOR((CONV_INTEGER(a) + (CONV_INTEGER(b)),2);
這一句為正確寫法，不會報錯，也就是即使進行了"+"重載的定義，也不支持對1bit矢量進行運算，需要轉(zhuǎn)換成整數(shù)進行運算。

代碼示例4：變量的定義與賦值

------------------------------------------
process(xxx,xxx,xxx)
variable xxxx : integer := 0;
begin
        ......
end process;
------------------------------------------
variable xxxx : integer := 0;
process(xxx,xxx,xxx)
begin
        ......
end process;
------------------------------------------
process(xxx,xxx,xxx)
begin
        variable xxxx : integer := 0;
        ......
end process;

上述代碼可以看到，對于variable類型的變量，定義與賦初始值都必須要在process進程內(nèi)，且在begin之前，否則會出現(xiàn)一些報錯。同時variable變量賦值需要用：=符號，賦值是瞬時的。