背景

使用高速連接器時，對焊盤設計、過孔設計有一定要求，本文以一個SMP連接器為例，闡述優(yōu)化其PCB設計的過程。

方法

將連接器廠商提供的3D模型導入HFSS，改變設計參數（主要是與信號同層的GND Shape間距、過孔數量及間距等），觀察TDR。

步驟

1、PCB前處理

在進行HFSS仿真之前，務必先通過Polar計算出PCB走線的理論特征阻抗值。

第一步通過Polar計算一下PCB走線的特征阻抗值，本例中走線阻抗為52.46Ohm，實際制造時會要求板廠控制50Ohm+/-10%阻抗，板廠會相應調整線寬、疊層厚或其他設計參數和工藝參數來滿足阻抗控制要求。

Polar計算PCB走線阻抗

PCB通過BRD->SIW->HFSS的流程導入。在SIW環(huán)節(jié)需要對PCB進行前處理，具體包含以下步驟和注意事項：
a. 剪切。只將連接器及就近走線手動剪切出來，方便添加Wave Port，減小仿真規(guī)模。

SIWave剪切后

b. 疊層設置。將真實疊層設置進SIWAVE，包含介質的Dk/Df。

在SIWave中設置疊層

c. 過孔設置。設置正確的孔壁厚度或是金屬填實。

在SIWave中設置過孔

d. 3D導出設置。3D Export Options->Solid Model，取消勾選100% Via Fill，Ignore unconnected pads, Ignore cutouts with area, Ignore cutouts with geometries，總之工具希望簡化3D建模的都取消掉。3D Export Options->General，務必將Pad Facets, AntiPad Facets, Via Facets宣威True Cylinder，否則導入到HFSS中圓形會變成多邊形。

SIWave中3D導出的重要設置

e. 網絡設置。務必將待仿真信號網絡勾選，否則默認導入HFSS以后會自動刪除未勾選的網絡形狀。

2、3D建模

在HFSS界面進行三維結構建模，包含以下步驟和注意事項：
a. PCB銅皮內收。PCB板廠在加工時，會對Outline邊緣處銅皮內收0.2mm，在BRD文件中，shape很好處理，但Pad無法處理，需要在HFSS里面進行內收。銅皮內收可以使用Draw box，沿著介質邊畫長方體，再選中銅皮和box右鍵->Edit->Boolean->Substract，選擇左側元件減去右側元件。

HFSS中利用畫長方體進行布爾運算方式來內收銅皮

b. PCB信號剪切。SIWAVE中Trace的剪切面會呈橢圓形，為了方便在剪切面創(chuàng)建Wave Port，需要將其剪切。
c. 導入連接器模型。本例中連接器模型格式為*.a3dcomp，模型內部內建了wave port，需要將求解類型修改為，Drive Modal, 方法為HFSS->Solution Type Modal，安費諾對其說明為：

1. Ensure that no objects are interfering with the component or enable materials override in the HFSS design settings. 
加密模型，不能有其他元件在結構上形成干涉，這代表該模型不能進行布爾運算
2. Note that although the internal geometry is hidden, it will still simulate as normal.
內部結構對用戶隱藏
3. The mated connector interface and input port are already modeled internal to the 3D component. Because of this, the front face of the connector must be against the edge of the airbox.
內部建有wave port，用戶不可見，空氣盒子的一邊必須與連接器外邊重合

Project Manager->3D Components右鍵->Browse 3D Components，選擇相應的*.a3dcomp模型導入。
d. 移動連接器模型。通過Rotate、Move命令，將連接器移動到PCB相應位置，一般連接器和PCB之間會留0.1mm高度填錫。
e. 畫錫。根據連接器尺寸圖畫錫，充分利用布爾運算功能。

HFSS中畫錫

f. 創(chuàng)建Port。除了連接器內部wave port以外，需要在PCB走線端手動畫wave port。wave port的積分線從底到頂，大小遵循以下經驗規(guī)則：

波端口尺寸估算

波端口的積分線

g. 畫空氣盒子。需要空氣盒子的一面與連接器處wave port共面，另一面與PCB處wave port共面，其他幾面的設置原則TBD。
h. 設置仿真條件，啟動仿真。

建模完成的完整3D視圖

3、優(yōu)化設計

根據TDR結果，發(fā)現連接器的Pin處阻抗偏小，最低處達到38.5Ohm，通過分析應該是信號焊盤處焊盤偏大導致的，但是為了可焊性不能縮小焊盤，只能調節(jié)其他參數?，F在通過兩個手段進行調整：
-在信號焊盤下方挖地
-增加L2的GND避讓
仿真考慮5種情況：

• Original - L1 Trace和Pad下方L2有0.5mm VSS避讓，參考L3
• Case1（挖空）- 挖掉信號焊盤下方L2~L8的Shape，形成共面波導結構
• Case2（挖一半）- 挖掉信號焊盤下方L2~L4的Shape，參考L5
• Case3（增加L2避讓）- 信號焊盤下方L2 VSS避讓0.5mm->0.8mm

• Case4（進一步增加L2避讓） - 信號焊盤下方L2 VSS避讓0.5mm->1.0mm

  
  
  仿真5種情況

3、仿真結果

TDR

1. TDR from PCB Port

TDR from SMP Port

從TDR可以看出：

1. 挖信號焊盤下方的銅皮對TDR是有明顯改善的，在信號焊盤處呈容性，在焊盤末端PCB邊緣呈感性（此時回流主要靠邊緣輻射）
2. 增加L2 VSS的避讓程度對TDR沒有改善

S11

S11 PCB Port

S11SMP Port

從S11可以看出：

1. 挖信號焊盤下方銅皮對S11有明顯改善，這與TDR是能對應的。但Case2（挖L2_{L4）在4GHz處發(fā)生LC諧振；Case1（挖L2}L8）到13GHz處發(fā)生LC諧振。
2. 增加L2 VSS避讓非但對S11沒改善，反而在3.8GHz左右引入了小諧振，表現為S11曲線不單調。

Group Delay

GroupDelay from SMP to PCB

從Group Delay可以看出：

1. Case2（挖L2~L4）在4GHz處相位會超前，這與S11上的諧振可以對應
2. Case4（L2避讓增加至1.0mm）在3.8GHz處相位會超前，這與S11上的諧振可以對應。

4. 結論

1. L2（非參考層）的銅皮避讓只要和L1保持一致即可，繼續(xù)增加避讓幾乎沒有改善，反而可能引入諧振。
2. 挖參考對TDR有一定改善，但挖得不好可能會引入諧振，挖空最好。
3. 最優(yōu)推薦是直接挖空

5. 延伸閱讀

A. 更高頻的選擇——點觸式SMA

由上面分析可知，對于需要焊接的連接器而言，無論如何需要一個大焊盤，從而導致阻抗偏低。如果需要更高的頻率范圍，則可以考慮點觸式SMA連接器，針用類似Pogo Pin的形式頂在Pad上，通過螺絲進行加固。

點觸式SMA連接器

B. 回流路徑的場分布

可以看一下上述結構中，回流路徑上的電場是怎么分布的：

回流路徑在L1的電場強度

回流路徑在L2的電場強度

回流路徑在L3的電場強度

可以發(fā)現：

1. 回流路徑在L1（與信號路徑同層）分布較強，尤其是靠近Pad邊緣處，達到69KV/m，這說明返回路徑是通過PCB板邊緣輻射過去的。
2. 回流路徑在L2(非參考層）分布也有，最高處約37KV/m，同樣位于板邊緣。
3. 回流路徑在L3（參考層）分布最高為34KV/m左右，靠近板邊緣最強，同樣印證了其路徑為邊緣輻射而非過孔。

C. More To do...

1. 空氣盒子大小的影響
2. Wave port大小的影響
3. Wave port de-embedding的影響
4. Wave port積分線設置的影響
5. S參數famx對TDR的影響（TDR rise time = 1/fmax）