早期，汽車通常以分布式 E CU架構(gòu)為主，每個(gè)模塊都擁有單獨(dú)的 E CU（電子控制單元）。隨著汽車電子的發(fā)展，越來越多的復(fù)雜功能被集成到汽車上，區(qū)域中心化架構(gòu)與整車中心化架構(gòu)的比例逐年提高。目前，整車中心化架構(gòu)已經(jīng)成為智能車的主流架構(gòu)與發(fā)展趨勢(shì)，對(duì)域控制芯片的要求也在提升。

在 自 動(dòng) 駕 駛 時(shí) 代 到 來 后 ， 汽 車 對(duì) 芯 片 算 力 的 需 求 暴 漲 。 行 業(yè) 報(bào) 告 顯 示 ， L2 級(jí) 別 的 自 動(dòng)駕 駛 汽 車 會(huì) 用 到 6 個(gè) 傳 感 器 ， L5 階 段 預(yù) 計(jì) 單 車 攜 帶 的 傳 感 器 數(shù) 量 將 達(dá) 到 32 個(gè) 。 業(yè) 內(nèi) 人 士 稱當(dāng) 自 動(dòng) 駕 駛 達(dá) 到 L3 級(jí) 別 時(shí) 算 力 需 求 超 過 250TOPS ， L4 級(jí) 別 將 達(dá) 到 500TOPS ， L5 級(jí) 別 或?qū)?超 過 1000TOPS 。 由 于 要 完 成 大 量 運(yùn) 算 ， 域 控 制 器 一 般 都 要 匹 配 一 個(gè) 核 心 運(yùn) 算 力 強(qiáng) 的 處理器，能夠提供自動(dòng)駕駛不同級(jí)別算力的支持，以CPU為核心的MCU已經(jīng)無法滿足爆棚的算力需求，主控芯片逐漸向SoC異構(gòu)芯片方向發(fā)展。其中TOPS（萬億次每秒）算計(jì)級(jí)別的AI芯片成為廠商追捧的對(duì)象。

現(xiàn) 階 段 用 于 汽 車 決 策 控 制 的 AI 芯 片 ， 數(shù) 據(jù) 、 算 力 和 算 法 是 三 大 要 素 ， CPU 配 合 加 速 芯 片 的模式成為典型的AI部署方案。常見的AI加速芯片包括GPU、FPGA、ASIC以及多種類腦芯片 架 構(gòu) （ NPU ） 。 目 前 車 載 主 控 以 AI 芯 片 （ 帶 有 AI 計(jì) 算 能 力 的 SoC ） 為 主 ， 常 由CPU+GPU+DSP+NPU+ 各 種 外 設(shè) 接 口 、 存 儲(chǔ) 類 型 等 電 子 元 件 組 成 。 對(duì) 比 傳 統(tǒng) MCU ， AI芯 片 中 多 了 GPU 與 NPU 模 塊 。 實(shí) 際 上 完 成 自 動(dòng) 駕 駛 相 關(guān) 計(jì) 算 的 主 要 為 ALU （ 邏 輯 運(yùn) 算 單元 ） ， 其 他 各 個(gè) 模 塊 的 存 在 都 是 為 了 保 證 指 令 能 夠 有 序 執(zhí) 行 。 由 于 功 耗 與 芯 片 頻 率 上 限 的限制，CPU系統(tǒng)在進(jìn)行深度學(xué)習(xí)計(jì)算時(shí)上限較低。對(duì)比CPU十百級(jí)的并行處理單元，GPU有 上 萬 級(jí) 的 并 行 處 理 單 元 ， NPU 會(huì) 有 百 萬 級(jí) 的 并 行 計(jì) 算 單 元 ， 其 算 法 運(yùn) 行 速 度 要 遠(yuǎn) 超 以CPU為主的MCU。

目前幾家車載AI芯片廠商采用的芯片架構(gòu)并不相同；

英 偉 達(dá) 和 特 斯 拉 FSD 采 用 CPU+GPU+ASIC 的 設(shè) 計(jì) 路 線 。 英 偉 達(dá) Orin 芯 片 以 GPU 為 計(jì) 算核 心 ， 主 要 有 4 個(gè) 模 塊 ： CPU 、 GPU 、 DL A （ Deep Learning Accelerator ） 和 PVA （ Programmable Vision Accelerator ） 。 特 斯 拉 FSD 以 NPU 為 計(jì) 算 核 心 ， 由 CPU 、GPU 和 NPU （ Neural Processing Unit ） 組 成 。 DL A 與 PVA 是 兩 個(gè) 專 用 ASIC ， DL A 用于推理 ，PVA用于加速傳統(tǒng)視覺算法；

Mobileye 和 國(guó) 產(chǎn) 芯 片 廠 商 地 平 線 采 用 CPU+ASIC 架 構(gòu) 。 Mobileye 的EyeQ5 芯 片 由 CPU 、 CVP （ Computer Vision Processors ） 、 DL A （ Deep Learning Accelerator ） 和 MA （ Multithreaded Accelerator ） 組 成 。 CVP 是 針 對(duì)很 多 傳 統(tǒng) 計(jì) 算 機(jī) 視 覺 算 法 設(shè) 計(jì) 的 ASIC 。 地 平 線 則 自 研 專 用 ASIC 芯 片 BPU （ Brain Processing Unit ） ， 目 前 已 經(jīng) 形 成 三 種 不 同 架 構(gòu) 模 型 ， 分 別 是 高 斯 架 構(gòu) 、 伯 努 利 架 構(gòu) 與貝葉斯架構(gòu)。

無 論 各 家 采 用 的 架 構(gòu) 如 何 變 化 ， 注 重 提 高 芯 片 計(jì) 算 性 能 依 舊 是 核 心 目 的 。 未 來 隨 著 自 動(dòng) 駕駛算法的優(yōu)化與固定，所有架構(gòu)都將不斷趨同。

目 前 ADAS 性 行 主 要 以 “ 硬件預(yù)埋，算法迭代，算力均衡”體現(xiàn)。硬件的性能主要通過算力這題途徑體現(xiàn)。

自 動(dòng) 駕 駛 需 要 依 賴 大 量 車 載 傳 感 器 對(duì) 外 部 環(huán) 境 的 探 測(cè) 與 采 集 ， 這 些 數(shù) 據(jù) 會(huì) 被 上 傳 至 中 央 處理 器 進(jìn) 行 處 理 ， 用 來 判 斷 車 輛 行 駛 的 下 一 階 段 該 采 取 什 么 操 作 。 整 個(gè) 過 程 需 要 在 一 瞬 間 完成，延時(shí)必須要控制在毫秒甚至微秒級(jí)別，才能保證自動(dòng)駕駛的行駛安全。除 了 算 力 外 ， 車 載 芯 片 往 往 運(yùn) 行 在 復(fù) 雜 的 環(huán) 境 中 ， 所 以 對(duì) 算 力 的 利 用 率 也 是 必 須 關(guān) 注 的 參數(shù) 。 由 于 AI 算 法 需 要 與 內(nèi) 存 進(jìn) 行 大 量 數(shù) 據(jù) 交 換 ， 所 以 目 前 制 約 算 力 運(yùn) 用 率 的 主 要 因 素 是 內(nèi)存與帶寬。

相 應(yīng) 的 ， 算 力 損 耗 意 味 著 芯 片 耗 能 增 加 ， 發(fā) 熱 量 增 加 ， 所 以 能 效 比 也 是 車 載 AI 芯 片 的 重 要參 數(shù) 之 一 。 尤 其 是 芯 片 在 高 性 能 模 式 下 ， 芯 片 過 熱 會(huì) 觸 及 芯 片 功 耗 墻 并 降 頻 ， 這 對(duì) 于 車 載芯 片 來 說 將 是 個(gè) 嚴(yán) 重 問 題 。 而 能 效 比 主 要 取 決 于 芯 片 架 構(gòu) 的 設(shè) 計(jì) ， 如 何 提 高 數(shù) 據(jù) 交 換 帶 寬與內(nèi)存效率是芯片廠商的重要課題。

可以想象的是，未來所有的自動(dòng)駕駛都會(huì)朝著AI方向努力，其市場(chǎng)也是不言而喻的。

?