計(jì)算機(jī)組成第一章-----概論

1.1 電子計(jì)算機(jī)與存儲(chǔ)程序控制

電子計(jì)算機(jī)是不需要人工直接干預(yù)，能夠自動(dòng)、高速、準(zhǔn)確地對(duì)各種信息進(jìn)行處理和存儲(chǔ)的電子設(shè)備?？傮w上可以被分為兩類(lèi)

  • 電子模擬計(jì)算機(jī): 處理的信息是連續(xù)變化的物理量，運(yùn)算過(guò)程也是連續(xù)的
  • 電子數(shù)字計(jì)算機(jī): 處理在時(shí)間上離散的數(shù)字兩，運(yùn)算的過(guò)程不連續(xù)

通常所說(shuō)的計(jì)算機(jī)都是值電子數(shù)字計(jì)算機(jī)

1.1.1 電子計(jì)算機(jī)發(fā)展

  1. 計(jì)算機(jī)的發(fā)展歷史
    1. 第一代，1946-1958年，電子管計(jì)算機(jī)
    2. 第二代，1958-1964年，晶體管計(jì)算機(jī)
    3. 第三代，1964-1971年，小、中規(guī)模集成電路(SSI，MSI)計(jì)算機(jī)
    4. 第四代，1971-今天，大、超大規(guī)模繼承電路(LSI,VLSI)計(jì)算機(jī)
  2. 發(fā)展趨勢(shì)
    1. 微型計(jì)算機(jī)： 向更微型化、網(wǎng)絡(luò)化、高性能、多用途方向發(fā)展
    2. 巨型機(jī)：向更巨型化、超高速、并行處理、只能化方向發(fā)展

1.1.2 存儲(chǔ)程序概念

世界上第一臺(tái)電子數(shù)字計(jì)算機(jī)是1946年2月在美國(guó)賓夕法尼亞大學(xué)誕生的ENIAC(ELectronic Numerical Integrator and Computer)。在研制ENIAC的同時(shí)，以美籍匈牙利數(shù)學(xué)家馮
·諾伊曼(John von Neumann)為首的研究小組提出了"存儲(chǔ)程序控制"的計(jì)算機(jī)結(jié)構(gòu)，并研制了EDVAC(ELectronic Variable Automatic Computer)。EDSAC(ELectronic Delay
Storage Automatic Computer)吸收了馮·諾伊曼的設(shè)計(jì)思想成為事實(shí)上的第一臺(tái)存儲(chǔ)程序的計(jì)算機(jī)

  • 存儲(chǔ)程序概念
    • 1、計(jì)算機(jī)硬件應(yīng)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備5大基本部件組成
    • 2、計(jì)算機(jī)內(nèi)部采用二進(jìn)制來(lái)表示指令和數(shù)據(jù)
    • 3、將編好的程序和原始數(shù)據(jù)事先存入存儲(chǔ)器中，然后再啟動(dòng)計(jì)算機(jī)工作

1.2 計(jì)算機(jī)的硬件組成

timg (1).jpeg

通常將運(yùn)算器和控制器合稱(chēng)為中央處理器（Central Processing Unit,CPU）。在由超大規(guī)模集成電路構(gòu)成的微型計(jì)算機(jī)中，往往將CPU制成一塊芯片，稱(chēng)為微處理器
中央處理器和主存儲(chǔ)器（內(nèi)存儲(chǔ)器）一起組成主機(jī)部分。除去主機(jī)以外的硬件裝置（如輸入設(shè)備、輸出設(shè)備和輔助存儲(chǔ)器等）稱(chēng)為外圍設(shè)備或外部設(shè)備

1.2.1 計(jì)算機(jī)的主要部件

1. 輸入設(shè)備

輸入設(shè)備的任務(wù)是將人編好的程序和原始數(shù)據(jù)送到計(jì)算機(jī)中去，并將它們轉(zhuǎn)換成計(jì)算機(jī)內(nèi)部所能識(shí)別和接受的信息方式

2. 輸出設(shè)備

將計(jì)算機(jī)處理的處理結(jié)果輸出出來(lái)的設(shè)備

3. 存儲(chǔ)器

計(jì)算機(jī)能夠?qū)崿F(xiàn)“程序控制的基礎(chǔ)”

store.jpeg

4. 運(yùn)算器

對(duì)信息進(jìn)行處理和運(yùn)算的部件經(jīng)常進(jìn)行的運(yùn)算是算術(shù)運(yùn)算和邏輯運(yùn)算，所以運(yùn)算器又稱(chēng)為算術(shù)邏輯運(yùn)算部件(Arithmetic and Logical Unit,ALU)
運(yùn)算器的核心是加法器。運(yùn)算器中還有若干通用寄存器或累加寄存器，用來(lái)暫存操作數(shù)并存放運(yùn)算結(jié)果

5. 控制器
控制器是整個(gè)計(jì)算機(jī)的指揮中心，它的主要功能是控制整個(gè)計(jì)算機(jī)的各個(gè)部件有條不紊地自動(dòng)工作

1.2.2 計(jì)算機(jī)各大部件之間連接

1. 總線結(jié)構(gòu)

bus.jpeg

所謂總線（Bus）是一組能為多個(gè)部件服務(wù)的公共信息傳誦線路，它能分時(shí)地發(fā)送與接受各部件的信息

  • 總線的結(jié)構(gòu)
    • 地址總線（Address Bus）: 用于尋址
    • 數(shù)據(jù)總線（Data Bus）: CPU可沿這些線從主存或外設(shè)讀入數(shù)據(jù)，也可以向主存和外設(shè)送出數(shù)據(jù)
    • 控制總線（Control Bus）: 傳輸控制信息，包括CPU送出的控制命令和主存（或外設(shè)）返回CPU的反饋信號(hào)

1.2.3 不同對(duì)象觀察到的計(jì)算機(jī)硬件系統(tǒng)

計(jì)算機(jī)設(shè)計(jì)者觀察到的計(jì)算機(jī)硬件系統(tǒng)

Screenshot-20190303180320-637x474.png

1.2.4 馮·諾伊曼結(jié)構(gòu)和哈佛結(jié)構(gòu)的存儲(chǔ)器設(shè)計(jì)思想

  • 馮·諾伊曼結(jié)構(gòu)
  • 哈坲結(jié)構(gòu)
    timg.jpeg

目前許多現(xiàn)代微型計(jì)算機(jī)中的高速緩沖存儲(chǔ)器使用（Catche）采用哈佛結(jié)構(gòu)，而主存采用馮·諾伊曼結(jié)構(gòu)

1.3 計(jì)算機(jī)系統(tǒng)

一個(gè)完整的計(jì)算機(jī)系統(tǒng)包含硬件系統(tǒng)和軟件系統(tǒng)兩個(gè)部分

  • 硬件：設(shè)備實(shí)體
  • 軟件：泛指各類(lèi)程序和文件

1.3.1 硬件與軟件的關(guān)系

軟件與硬件是相輔相成、不可分割的整體

  • 硬件軟化：將原來(lái)由硬件實(shí)現(xiàn)的功能交由軟件模擬來(lái)實(shí)現(xiàn) 以增強(qiáng)系統(tǒng)功能
  • 軟件硬化：將由來(lái)由軟件實(shí)現(xiàn)的功能交由硬件來(lái)實(shí)現(xiàn) 以顯著降低軟件在時(shí)間上的開(kāi)銷(xiāo)
  • 固件：固件是指那些存儲(chǔ)在能永久保存信息的器件（如ROM）中的程序，是具有軟件功能的硬件。固件的性能介于軟件和硬件之間，吸收了軟、硬件各自的優(yōu)點(diǎn)，其執(zhí)行速度快于軟件，靈活性優(yōu)于硬件是軟、硬件結(jié)合的產(chǎn)物

1.3.2 系列機(jī)和軟件兼容

  • 系列機(jī)：指一個(gè)廠家生產(chǎn)的，具有相同的系統(tǒng)結(jié)構(gòu)的一系列不同型號(hào)的機(jī)器
  • 兼容
    • 向上(下)兼容：按某檔次編制的程序，不加修改就能運(yùn)行在比它更高（低）檔的機(jī)器上
    • 向前（后）兼容：某個(gè)時(shí)期投入市場(chǎng)的某種型號(hào)機(jī)器編制的程序，不加修改就能運(yùn)行在它之前（后）投入市場(chǎng)的機(jī)器上

系列機(jī)的軟件向下和向前兼容可以不作要求，但必須保證向后兼容，力爭(zhēng)做到向上兼容

1.3.3 計(jì)算機(jī)系統(tǒng)的多層次結(jié)構(gòu)

layer.jpg
  • 第一級(jí)是微程序級(jí)：這級(jí)的機(jī)器語(yǔ)言是微指令編寫(xiě)的微指令編寫(xiě)的微程序一般是直接由硬件執(zhí)行的
  • 第二級(jí)是傳統(tǒng)機(jī)器級(jí)：這級(jí)的機(jī)器語(yǔ)言是該機(jī)的指令集，用機(jī)器指令編寫(xiě)的程序由微程序進(jìn)行解釋
  • 第三級(jí)是操作系統(tǒng)級(jí)：直接管理傳統(tǒng)機(jī)器的軟硬件資源，另一方面又是傳統(tǒng)機(jī)器的延伸
  • 第四級(jí)是匯編語(yǔ)言級(jí)
  • 第五級(jí)是高級(jí)語(yǔ)言級(jí)
  • 第六級(jí)是應(yīng)用語(yǔ)言級(jí)

1.4 計(jì)算機(jī)的工作過(guò)程和主要性能指標(biāo)

1.4.2 計(jì)算機(jī)的主要性能指標(biāo)

  • 1. 機(jī)器字長(zhǎng)
    機(jī)器字長(zhǎng)是指參與運(yùn)算的基本位數(shù)，它是由加法器、寄存器的位數(shù)決定的，所以機(jī)器字長(zhǎng)一般等于寄存器的大小。字長(zhǎng)標(biāo)志著精度，字長(zhǎng)越長(zhǎng)，計(jì)算的精度就越高

  • 2. 數(shù)據(jù)通路寬度
    數(shù)據(jù)通路的寬度（這里指外部數(shù)據(jù)總線的寬度）：數(shù)據(jù)總線一次所能傳送信息的位數(shù)
    它影響到了信息的傳送能力，從而影響計(jì)算機(jī)的有效處理速度

  • 3. 主存容量
    一個(gè)主存儲(chǔ)器所能存儲(chǔ)的信息量稱(chēng)為主存容量

  • 4. 運(yùn)算速度

    • (1) 吞吐量和響應(yīng)時(shí)間
      • 吞吐量是指系統(tǒng)在單位時(shí)間內(nèi)處理請(qǐng)求的數(shù)量
      • 響應(yīng)時(shí)間是指系統(tǒng)對(duì)請(qǐng)求作出響應(yīng)的時(shí)間,包括CPU時(shí)間（運(yùn)行一個(gè)程序所花費(fèi)的時(shí)間）與等待時(shí)間（用于磁盤(pán)訪問(wèn)、I/O操作、操作系統(tǒng)開(kāi)銷(xiāo)等時(shí)間）的總和
    • (2) 主頻和CPU時(shí)鐘周期
      • 主頻：主頻又稱(chēng)為時(shí)鐘頻率，表示在CPU內(nèi)數(shù)字脈沖信號(hào)振蕩的速度 以若干周期每秒來(lái)度量
      • CPU時(shí)鐘周期：主頻的倒數(shù)就是時(shí)鐘周期，這是CPU中最小的時(shí)間元素。每個(gè)動(dòng)作至少需要一個(gè)時(shí)鐘周期
    • (3) CPI和IPC
      • CPI(Cycles per Instruction)：是指每條指令執(zhí)行所用的時(shí)鐘周期
      • IPC(Instructions per Cycle)：在現(xiàn)代高性能計(jì)算機(jī)中，由于采用各種并行技術(shù)，使指令執(zhí)行高度并行化，常常是一個(gè)系統(tǒng)時(shí)鐘周期內(nèi)可以處理若干條指令，所以CPI參數(shù)經(jīng)常用IPC(Instructions per cycle)表示
        IPC=\frac{1}{CPI}
    • (4) CPU執(zhí)行時(shí)間
      CPU執(zhí)行時(shí)間=\frac{CPU時(shí)鐘周期}{時(shí)鐘頻率}=\frac{指令數(shù)\times CPI}{時(shí)鐘頻率}
    • (5) MIPS和MFLOPS
      • MIPS(Million Instructions per Second)表示每秒執(zhí)行多少百萬(wàn)條指令。對(duì)于一個(gè)給定的程序，MIPS定義為:
        MIPS=\frac{指令條數(shù)}{執(zhí)行時(shí)間\times10^6}=\frac{主頻}{CPI}=主頻\times IPC
      • MFLOPS(Million Instructions per Second)表示每秒執(zhí)行多少百萬(wàn)次浮點(diǎn)運(yùn)算。對(duì)于一個(gè)給定的程序，MFLOPS定義為
        MFLOPS=\frac{浮點(diǎn)操作次數(shù)}{執(zhí)行時(shí)間\times 10^6}
最后編輯于 ：
?著作權(quán)歸作者所有,轉(zhuǎn)載或內(nèi)容合作請(qǐng)聯(lián)系作者
【社區(qū)內(nèi)容提示】社區(qū)部分內(nèi)容疑似由AI輔助生成，瀏覽時(shí)請(qǐng)結(jié)合常識(shí)與多方信息審慎甄別。
平臺(tái)聲明：文章內(nèi)容（如有圖片或視頻亦包括在內(nèi)）由作者上傳并發(fā)布，文章內(nèi)容僅代表作者本人觀點(diǎn)，簡(jiǎn)書(shū)系信息發(fā)布平臺(tái)，僅提供信息存儲(chǔ)服務(wù)。

友情鏈接更多精彩內(nèi)容