首先邏輯綜合一般有兩種綜合策略：
1 自頂向下的綜合策略(top-down)
適合規(guī)模相對較小的設(shè)計，僅對頂層施加約束條件，將整個設(shè)計作為一個整體進行優(yōu)化。
2 自底向上的綜合策略(bottom-up)
適合規(guī)模較大的設(shè)計，先對底層各個模塊分別進行約束綜合，完成后，賦予它們不在優(yōu)化(dont touch)屬性，將他們整合到上一層進行綜合，重復(fù)這一過程，直到綜合到最頂層模塊。
邏輯綜合的步驟：
1 指定工藝庫；
包括search_path，
target_library，link_library，symbol_library.
target_library指設(shè)計進行綜合時采用的工藝庫，由廠家提供，該庫中的器件被DC用于邏輯映射。
link_library指不會被DC用來進行綜合的庫，如RAM，IO等一些宏單元。
2 讀入RTL代碼
3 定義環(huán)境約束條件
包括 ： 設(shè)置環(huán)境條件set_operating_conditions
設(shè)置線負(fù)載模型 set_wire_load_model
設(shè)置驅(qū)動強度 set_drive set_driving_cell
設(shè)置電容負(fù)載 set_load
設(shè)置扇出負(fù)載
set_fanout_load
4 設(shè)置約束條件
包括 設(shè)置設(shè)計規(guī)則約束
set_max_transition set_max_fanout set_max_capacitance
以及 時鐘定義的命令
creat_clock
set_colck_latency
set_clock_uncertainty
creat_generated_clock
設(shè)置輸入輸出端口的延時
set_input_delay
set_output_delay
設(shè)置最大面積
設(shè)置set_false_path
set_multicycle_path
5設(shè)定綜合優(yōu)化策略
6產(chǎn)生相應(yīng)的報告和數(shù)據(jù)
包括面積，時序，功耗以及輸出的網(wǎng)表和其他工具需要的文件，比如.sdc .ddc等文件
