發(fā)簡信
IP屬地：山東
-
除法流水線化：從24周期 stall 到每周期發(fā)射
除法是CPU最慢的操作之一。傳統(tǒng)設(shè)計(jì)里，除法單元獨(dú)占24+周期，期間其他指令只能干等。流水線化讓除法也能像加法一樣流水執(zhí)行，大幅提升吞吐量。這篇...
-
寄存器重命名：讓CPU擺脫假依賴的束縛
CPU只有16個(gè)整數(shù)寄存器（x86-64），但現(xiàn)代處理器內(nèi)部有上百個(gè)物理寄存器。寄存器重命名技術(shù)把程序看到的"邏輯寄存器"動(dòng)態(tài)映射到"物理寄存器...
-
流水線三大冒險(xiǎn)：結(jié)構(gòu)、數(shù)據(jù)、控制
流水線讓CPU同時(shí)執(zhí)行多條指令，但指令之間會(huì)打架。結(jié)構(gòu)冒險(xiǎn)搶硬件，數(shù)據(jù)冒險(xiǎn)搶數(shù)據(jù)，控制冒險(xiǎn)搶方向。這篇聊聊這三種冒險(xiǎn)的本質(zhì)和應(yīng)對方法。 1. 結(jié)...
-
ROB（Reorder Buffer）：重排序緩沖區(qū)
ROB：現(xiàn)代CPU的"指揮中心" 超標(biāo)量處理器每周期發(fā)射多條指令，但程序要求順序執(zhí)行的效果。Reorder Buffer（ROB，重排序緩沖區(qū)）...
-
流水線數(shù)據(jù)冒險(xiǎn)與轉(zhuǎn)發(fā)：x86和ARM的不同打法
流水線讓CPU同時(shí)執(zhí)行多條指令，但數(shù)據(jù)依賴會(huì)卡住流水線。轉(zhuǎn)發(fā)（Forwarding/Bypassing）技術(shù)通過把結(jié)果直接傳給需要它的指令，避免...
-
SRAM與DRAM：速度 vs 容量的永恒博弈
CPU緩存用SRAM，內(nèi)存用DRAM，這是計(jì)算機(jī)體系結(jié)構(gòu)的基本常識(shí)。但為什么不用SRAM做主存？DRAM這些年在忙什么？這篇從物理原理到產(chǎn)業(yè)現(xiàn)實(shí)...
-
10種高級(jí)緩存優(yōu)化技術(shù)
緩存優(yōu)化是計(jì)算機(jī)體系結(jié)構(gòu)的核心課題?！队?jì)算機(jī)體系結(jié)構(gòu)：量化研究方法》中總結(jié)了10種高級(jí)優(yōu)化技術(shù)，每種都在性能、功耗、復(fù)雜度之間做取舍。 1. 降...
-
緩存分塊（Cache Blocking）：矩陣乘法的救命稻草
矩陣乘法是科學(xué)計(jì)算的核心，但 naive 實(shí)現(xiàn)性能慘不忍睹。問題出在緩存——三個(gè)大矩陣來回折騰，L1緩存根本裝不下。緩存分塊（Cache Blo...
-
硬件預(yù)?。鹤孋PU提前把數(shù)據(jù)準(zhǔn)備好
CPU等內(nèi)存是最浪費(fèi)時(shí)間的事。硬件預(yù)取（Hardware Prefetching）讓CPU在需要數(shù)據(jù)之前就把它從內(nèi)存抓到緩存，等真正要用的時(shí)候，...