發(fā)簡(jiǎn)信
IP屬地：福建
-
【FPGA(1)】DDR4接口開(kāi)發(fā)(xilinx MIG IP/verilog)
0 寫(xiě)在前面 ??本來(lái)想在這個(gè)系列的開(kāi)篇講一些關(guān)于FPGA入門(mén)的知識(shí)，但是時(shí)間實(shí)在有限，只好先給大家記錄一下我最近的一些工作。關(guān)于FPGA的前世...
-
深度強(qiáng)化學(xué)習(xí)資料
1.強(qiáng)化學(xué)習(xí)：《Reinforcement Learning: An Introduction》 https://web.stanford.ed...
-
深度學(xué)習(xí)服務(wù)器搭建（ubuntu+cuda+pytorch）深度學(xué)習(xí)服務(wù)器搭建 1 寫(xiě)在前面 這次搭建服務(wù)器過(guò)程中參考了許多網(wǎng)上的資料，看的我眼花繚亂，可惜沒(méi)有找到特別適合新人入門(mén)的文章，正好寫(xiě)...