奇數分頻幾乎是初學邏輯電路設計時,必然會遇到的一個問題。假如對時鐘的占空比沒有要求,相信任何一個初學者都可以立馬寫出分頻的RTL代碼。而奇數分頻的難點就在于對50%占空比的處...
奇數分頻幾乎是初學邏輯電路設計時,必然會遇到的一個問題。假如對時鐘的占空比沒有要求,相信任何一個初學者都可以立馬寫出分頻的RTL代碼。而奇數分頻的難點就在于對50%占空比的處...
在數字邏輯電路中,復位信號的設計是首要解決的基本問題。在進行復位信號設計之前,需要明確的是,復位信號只對時序電路有效,因為時序電路屬于雙穩(wěn)態(tài)電路,在上電后需要保證電路處于已知...
跨時鐘域處理一直是數字IC,FPGA等數字電路設計中最常見的問題,英文說法是Clock Domain Conversion。之所以需要進行數字信號的跨時鐘域處理,主要是因為當...
開篇 說到PCB設計軟件,不知道大家率先映入腦海的是什么呢?AD,Allegero,還是Eagle?我想,以上這幾個名字應該是占據比重最大的。 關于PCB設計,博主在之前基本...
Zynq的JTAG配置過程 初學 Zynq 的時候,我相信大家應該和我一樣,都是按照慣例打開 Vivado 軟件,然后實現 Zynq 可編程邏輯硬件部分PL的設置后,把硬件部...
開篇 為什么我會在自己的個人技術博客里發(fā)表一些有關雷達通信一體化技術的文章? 因為博主本人是東南大學在讀研究生,導師確定下來的研究課題方向就是雷達通信一體化,所以希望能夠將自...