致謝：本筆記基于龔黎明的系列講解視頻。 1 Verilog簡介（Verilog語法學習者可跳過該節(jié)） Verilog是一門類C語言 Verilog是一門類C語言，語法與C接近...
發(fā)簡信
IP屬地：臺灣
-
Verilog HDL | 簡介與基本語法 -
多個語言項目發(fā)布JCenter倉庫的小結(jié)我在 JCenter 上發(fā)布過 Java、Android、Kotlin 的項目已經(jīng)有數(shù)十個了。踩坑無數(shù)，所以寫下這篇文章，作為記錄和總結(jié)。 JCenter是什么？ 它是由 J...
-
Java泛型（二） 協(xié)變與逆變
定義 逆變與協(xié)變用來描述類型轉(zhuǎn)換（type transformation）后的繼承關(guān)系，其定義：如果A、B表示類型，f(?)表示類型轉(zhuǎn)換，≤表示繼承關(guān)系（比如，A≤B表示A是...
-
（數(shù)據(jù)結(jié)構(gòu)）十分鐘搞定時間復雜度（算法的時間復雜度）我們假設(shè)計算機運行一行基礎(chǔ)代碼需要執(zhí)行一次運算。 那么上面這個方法需要執(zhí)行 2 次運算 這個方法需要 (n + 1 + n + 1) = 2n + 2 次運算。 我們把 算...
-
無人機通訊協(xié)議 --Mavlink 學習http://qgroundcontrol.org/mavlink/start mavlink協(xié)議介紹https://pixhawk.ethz.ch/mavlink/ 消...
-
