發(fā)簡信
IP屬地：河北
-
測周法實現(xiàn)位同步時鐘的提取1、M序列產(chǎn)生電路 M序列產(chǎn)生以移位寄存器為基礎(chǔ)，每次輸出移位寄存器的最后一位，并更新數(shù)值，從而形成偽隨機(jī)序列。
-
Altera——FIR IP核使用詳情在許多數(shù)字系統(tǒng)中都使用信號濾波技術(shù)來消除噪聲、頻譜整形或信號檢測與分析。FIR是最常用的一種濾波器，使用Altera IP核可以快速的生成符合設(shè)...
-
Altera——NCO IP核詳解數(shù)控振蕩器（NCO）是Altera提供的可以方便的生成離散正弦（余弦）波形的IP核，在多個場景中有著重要的應(yīng)用。但由于內(nèi)部結(jié)構(gòu)復(fù)雜，接口過多，數(shù)...
-
【已解決】使用Quartus生成IP核時卡在top—level在使用IP核時若卡在了“Generating Megacore function top-level”這里，無法繼續(xù) 不要關(guān)閉生成界面。打開資源...
-
用VHDL編寫簡單的按鍵消抖程序
一般按鍵延時在20ms左右，根據(jù)時鐘頻率決定你的計數(shù)范圍。程序非常簡單，但經(jīng)常用到，對于FPGA初學(xué)者要好好學(xué)習(xí)這部分。
-
用VHDL編寫任意占空比方波信號輸出
一個比較實用的小程序，在很多地方可以用到，實測可用。
-
基于FPGA的簡易數(shù)字信號分析儀（眼圖）的設(shè)計此題曾為全國大學(xué)生電子設(shè)計競賽題目，我將其簡化，省略了模擬電路部分，用FPGA簡單實現(xiàn)眼圖效果，重在學(xué)習(xí)m序列的產(chǎn)生和時鐘恢復(fù)的VHDL代碼實現(xiàn)...
-
基于FPGA的等精度數(shù)字頻率計設(shè)計從原理圖我們可以看到，當(dāng)en變化時，實際閘門信號finish（start）待檢測到待測頻率上升沿時才會變化，這就保證了在閘門信號內(nèi)，我們測量的是...
-
基于VHDL的輸出長度可變的SPI通信模塊
在電子設(shè)計中，通常我們會遇到FPGA和MCU聯(lián)合開發(fā)的問題，而SPI是一種用于二者通信的好方式。在本代碼中，并行輸入可變長度的數(shù)據(jù)，串行輸出，實...