寫在前面 FPGA基礎(chǔ)知識極簡教程（9）講到了七段數(shù)碼管的顯示Verilog設(shè)計，我們都知道，要在數(shù)碼管上顯示的數(shù)字，使用BCD編碼是具有優(yōu)勢的（或者是最正確的）。拿數(shù)字時鐘...
發(fā)簡信
IP屬地：廣東
-
FPGA基礎(chǔ)知識極簡教程（10）二進(jìn)制到BCD轉(zhuǎn)換算法
-
FPGA基礎(chǔ)知識極簡教程（9）七段數(shù)碼管顯示的Verilog簡單設(shè)計
寫在前面 作為FPGA的基礎(chǔ)知識教程怎么能少得了這個簡單的實際應(yīng)用七段數(shù)碼管顯示，本篇博文算得上是對以往這個話題的一個總結(jié)吧！注：數(shù)碼管本身是七段，但是加上小數(shù)點之后就是八段...
-
FPGA基礎(chǔ)知識極簡教程（8）詳解三態(tài)緩沖器
寫在前面 下面用舉例子的方式引出三態(tài)門，內(nèi)容過長，大家可直接跳過，進(jìn)入正文！ 三態(tài)門在FPGA以及ASIC設(shè)計中十分常用，隨便舉一個例子，在RAM的設(shè)計中（無論是同步讀寫RA...
-
Verilog設(shè)計實例（7）基于Verilog的數(shù)字電子鐘設(shè)計
寫在前面 前段時間，有幾個小伙伴向我請教數(shù)字電子鐘設(shè)計的問題，這個問題我在之前的BCD計數(shù)器以及數(shù)碼管顯示問題中已經(jīng)分開談過了，既然大家還有需求，不妨在這里集中總結(jié)一下！ 個...
-
FPGA基礎(chǔ)知識極簡教程（7）詳解亞穩(wěn)態(tài)與跨時鐘域傳輸
寫在前面 這篇文章主要是對過去對于亞穩(wěn)態(tài)以及跨時鐘域傳輸問題的一次總結(jié)，作為這個系列博文的一次梳理吧。注：微信公眾號也會更新，歡迎大家關(guān)注，我有了新文章會通過微信公眾號推送通...
-
FPGA基礎(chǔ)知識極簡教程（6）UART通信與移位寄存器的應(yīng)用寫在前面 相關(guān)博文1：詳解移位寄存器 相關(guān)博文2：uart的一些相關(guān)博客 個人微信公眾號： FPGA LAB 個人博客首頁 注：學(xué)習(xí)交流使用！ 相關(guān)博文1單獨介紹了各種類型的...
-
Verilog設(shè)計實例（2）一步一步實現(xiàn)一個多功能通用計數(shù)器
寫在前面 相關(guān)博文博客首頁注：學(xué)習(xí)交流使用！ 正文 多功能計數(shù)器，英文名為：Versatile Counter；所謂多功能，這里包括二進(jìn)制計數(shù)，格雷碼計數(shù)以及線性反饋移位寄存...
-
Verilog設(shè)計實例（1）線性反饋移位寄存器（LFSR）
寫在前面 相關(guān)博文博客首頁注：學(xué)習(xí)交流使用！ 正文 原理 線性反饋移位寄存器（LFSR）的英文全稱為：Linear Feedback Shift Register。賽靈思公司...
-
FPGA基礎(chǔ)知識極簡教程（1）從布爾代數(shù)到觸發(fā)器
寫在前面 個人博客首頁 注：學(xué)習(xí)交流使用！ 從初學(xué)者對數(shù)字設(shè)計的疑問？到什么是FPGA？什么是ASIC？在到布爾代數(shù)如何在FPGA內(nèi)部實現(xiàn)？最后到數(shù)字設(shè)計的核心元件觸發(fā)器？本...
-
FPGA基礎(chǔ)知識極簡教程（4）從FIFO設(shè)計講起之異步FIFO篇
寫在前面 一開始是想既然是極簡教程，就應(yīng)該只給出FIFO的概念，沒想到還是給出了同步以及異步FIFO的設(shè)計，要不然總感覺內(nèi)容不完整，也好，自己設(shè)計的FIFO模塊不用去擔(dān)心因I...