1.c
對IO進(jìn)行約束主要是：
- 輸入延時約束
set_input_delay -max 0.6 -clk Clk [all_inputs] - 輸出延時約束
set_output_delay -max 0.6 -clk Clk [all_inputs] - 設(shè)置時鐘的Net-work延時和source延時
set_clock_latency -source -max 0.3 [get_clocks Clk]
set_clock_transition 0.08 [get_clocks Clk]
set_clock_uncertainty -setup 0.14 [get_clocks Clk]
2.B
- A：比如正常電路跨異步時，就會存在亞穩(wěn)態(tài)的狀態(tài)
- C：時鐘頻率越高，亞穩(wěn)態(tài)出現(xiàn)的概率越大
- D：亞穩(wěn)態(tài)無法在仿真中發(fā)現(xiàn)
3.B
CPU中還設(shè)置了一些硬件邏輯，用來完成從響應(yīng)請求后到轉(zhuǎn)入服務(wù)子程序之前的一系列操作，如保存斷點和狀態(tài)字，獲取服務(wù)子程序的入口地址。這些操作是在響應(yīng)請求后隨即發(fā)生的，不可能預(yù)先安排在程序中，因而有硬件來完成。我們稱這些操作為中斷隱指令操作。
計算機(jī)組成原理專業(yè)知識。不同的計算機(jī)對中斷的處理各具特色，就其多數(shù)而論，中斷處理過程如下：
①關(guān)中斷，進(jìn)入不可再次響應(yīng)中斷的狀態(tài)，由硬件實現(xiàn)。
②保存斷點，為了在中斷處理結(jié)束后能正確返回到中斷點。由硬件實現(xiàn)。
③將中斷服務(wù)程序入口地址送PC，轉(zhuǎn)向中斷服務(wù)程序?？捎捎布崿F(xiàn)，也可由軟件實現(xiàn)。
④保護(hù)現(xiàn)場、置屏蔽字、開中斷，即保護(hù)CPU中某些寄存器的內(nèi)容、設(shè)置中斷處理次序、允許更高級的中斷請求得到響應(yīng)，實現(xiàn)中斷嵌套。由軟件實現(xiàn)。
⑤設(shè)備服務(wù)，實際上有效的中斷處理工作是在此程序段中實現(xiàn)的。由軟件程序?qū)崿F(xiàn)。
⑥退出中斷。在退出時，又應(yīng)進(jìn)入不可中斷狀態(tài)，即關(guān)中斷、恢復(fù)屏蔽字、恢復(fù)現(xiàn)場、開中斷、中斷返回。由軟件實現(xiàn)。
4.C
FPGA是基于查找表的可編程邏輯器件
FPGA全稱現(xiàn)在可編程邏輯門陣列
基于SRAM的FPGA確實需要每次上電后重新配置
MAX系列屬于CPLD器件.CPLD是基于乘積項的邏輯器件
5.C
FIFO設(shè)計中的深度計算
寫時鐘頻率 w_clk,
讀時鐘頻率 r_clk,
寫時鐘周期里，每B個時鐘周期會有A個數(shù)據(jù)寫入FIFO
讀時鐘周期里，每Y個時鐘周期會有X個數(shù)據(jù)讀出FIFO
則，F(xiàn)IFO的最小深度是？
計算公式如下：
fifo_depth = burst_length - burst_length *（ X/Y）（ * r_clk/w_clk）
例舉說明：
如果100個寫時鐘周期可以寫入80個數(shù)據(jù)，10個讀時鐘可以讀出8個數(shù)據(jù)。令wclk＝rclk ，考慮背靠背（20個clk不發(fā)數(shù)據(jù)＋80clk發(fā)數(shù)據(jù)＋80clk發(fā)數(shù)據(jù)＋20個clk不發(fā)數(shù)據(jù)的200個clk）代入公式可計算FIFO的深度
fifo_depth = 160-160X（80%）=160-128=32
如果令wclk＝200mhz，改為100個wclk里寫入40個，rclk＝100mhz，10個rclk里讀出8個。那么fifo深度為48
計算如下fifo_depth =80-80X（80%）X(100/200)=80-32=48
6.A
低通抗混濾波
7.A
將MUX的雙輸入接上A與A‘。然后片選信號接B即可
8.
9
不包含flash
FPGA的組成部分：6個部分
- 可編程輸入/輸出單元
- 基本可編程邏輯單元：由查找表和寄存器組成
- 片上內(nèi)存RAM
- 豐富的布線資源
- 底層嵌入的功能單元：PLL，DLL，DSP，CPU
- 內(nèi)嵌專用硬核
10.D
通常CMOS門電路都有反相器作為輸出緩沖電路，而在工程實踐中，有時需要將兩個門的輸出端并聯(lián)以實現(xiàn)“與”邏輯的功能稱為“線與”邏輯，或者用于驅(qū)動大電流負(fù)載，或者實現(xiàn)邏輯電平變換。常用OD門來實現(xiàn)線與邏輯
OC門是對雙極性晶體管而言。必須要加上拉電阻
11.A
12.ABCD
13.
14.1 3 4
15.
代碼覆蓋率包含以下覆蓋率：
- 行覆蓋率
- 條件覆蓋率
- FSM覆蓋率
- 翻轉(zhuǎn)覆蓋率（toggle）
16.
取指 譯碼 執(zhí)行 訪存 回寫
三級流水：取指 譯碼 執(zhí)行
17.
恢復(fù)時間檢查和移除時間檢查
