發(fā)簡信
IP屬地：陜西
-
7系列FPGA中有關(guān)IOSTANDARD警告和錯(cuò)誤的處理方法
在用Xilinx Kintex-7 FPGA的Aurora IP核時(shí)，發(fā)現(xiàn)他的例程無法生成bit文件，錯(cuò)誤信息如下： Xilinx官網(wǎng)對此的回復(fù)...
-
FPGA的亞穩(wěn)態(tài)1. 應(yīng)用背景 1.1 亞穩(wěn)態(tài)發(fā)生原因 在FPGA系統(tǒng)中，如果數(shù)據(jù)傳輸中觸發(fā)器的Tsu和Th不滿足，或者復(fù)位過程中復(fù)位信號的釋放相對于有效時(shí)鐘沿...
-
FPGA復(fù)位——同步復(fù)位和異步復(fù)位
其他參考資料：FPGA中復(fù)位信號的設(shè)計(jì)FPGA同步復(fù)位異步復(fù)位異步復(fù)位同步釋放---關(guān)于復(fù)位的問題FPGA同步復(fù)位，異步復(fù)位以及異步復(fù)位同步釋放...
-
時(shí)鐘分頻之奇分頻（5分頻）
來源：[原創(chuàng)][FPGA]時(shí)鐘分頻之奇分頻（5分頻） 其實(shí)現(xiàn)很簡單，主要為使用兩個(gè)計(jì)數(shù)模塊分別計(jì)數(shù)，得到兩個(gè)波形進(jìn)行基本與或操作完成。直接貼出代...
-
FPGA狀態(tài)機(jī)其他參考：主要是區(qū)分moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的。[原創(chuàng)][FPGA]有限狀態(tài)機(jī)FSM學(xué)習(xí)筆記（一）[轉(zhuǎn)載][FPGA]有限狀態(tài)機(jī)FSM...
-
扇入（fan-in）和扇出（fan-out）
來源：FPGA 扇入扇出 The number of circuits that can be fed input signals from a...
-
Verilog循環(huán)語句在Verilog HDL中存在著四種類型的循環(huán)語句，用來控制執(zhí)行語句的執(zhí)行次數(shù)。其語法和用途與C語言很類似 forever 連續(xù)執(zhí)行過程語句。 ...
-
典型FPGA開發(fā)流程FPGA的設(shè)計(jì)流程就是利用EDA開發(fā)軟件和編程工具對FPGA芯片進(jìn)行開發(fā)的過程。FPGA的開發(fā)流程一般如下圖所示，包括電路設(shè)計(jì)、設(shè)計(jì)輸入、功能仿...
-
防止FPGA設(shè)計(jì)中綜合后的信號被優(yōu)化來源：5.防止FPGA設(shè)計(jì)中綜合后的信號被優(yōu)化 隨著FPGA設(shè)計(jì)復(fù)雜程度越來越高，芯片內(nèi)部邏輯分析功能顯得越來越重要。硬件層次上的邏輯分析儀價(jià)格...