利用Quartus的Partition功能減少FPGA編譯時間

版權(quán)歸作者monokent所有,轉(zhuǎn)載請注明出處

此文章選自本人2015年5月郵件內(nèi)容

一個簡單的可有效減少Q(mào)uartus編譯時間的方法。
此方法可以:
1)大幅度減少編譯時間(我的程序從42分鐘減少到25分鐘,減少40%)
2)可以鎖死不需要改動的模塊,保證時序性能不變

但是前提是:每次編譯時大部分模塊是不變動的,只是修改部分模塊(這樣不變動的模塊保留上次編譯結(jié)果,才能節(jié)省時間)

具體方法:
1)先全編譯一遍程序,確認編譯結(jié)果正確
2)打開Quartus的Design Partitions Window (Menu-->Assignments)
3)劃分程序各個模塊為若干Partition,例如調(diào)制、上變頻、下變頻、時鐘載波、均衡、譯碼6個Partitions
4)將6個Partitions的Netlist Type設(shè)置為Post-fit。這樣,再次編譯時,這6個模塊都會保持上一次的布局布線,并減少編譯時間
5)如果再次編譯前修改了某個模塊,比如調(diào)制模塊,那么把調(diào)制模塊的Netlist Type 設(shè)置改為Source File,那么該模塊編譯時重新布局布線

備注:

  • Partitions的劃分和接口設(shè)計也是有講究的,這個以后有機會再分享
最后編輯于
?著作權(quán)歸作者所有,轉(zhuǎn)載或內(nèi)容合作請聯(lián)系作者
【社區(qū)內(nèi)容提示】社區(qū)部分內(nèi)容疑似由AI輔助生成,瀏覽時請結(jié)合常識與多方信息審慎甄別。
平臺聲明:文章內(nèi)容(如有圖片或視頻亦包括在內(nèi))由作者上傳并發(fā)布,文章內(nèi)容僅代表作者本人觀點,簡書系信息發(fā)布平臺,僅提供信息存儲服務(wù)。

相關(guān)閱讀更多精彩內(nèi)容

友情鏈接更多精彩內(nèi)容