1. Crosstalk概述
1.1 Crosstalk 定義
串?dāng)_（crosstalk）噪聲是指兩個或多個信號之間無意間的耦合，會對芯片功能Function和內(nèi)部時序Timing產(chǎn)生影響。
1.2 Crosstalk分析的必要性
金屬層數(shù)量的增加：例如，一個0.25um或0.3um的工藝具有四個或五個金屬層，而在65nm和45nm工藝中增加到了10層metal或者更多metal層。
垂直占主導(dǎo)地位的金屬長寬比：這意味著走線既細(xì)又高，與早期工藝幾何形狀中比較寬不同。因此，較大比例的電容是由側(cè)壁耦合電容組成的，該側(cè)壁耦合電容即為相鄰信號線之間的走線間電容。
更高的布線密度：由于具有更精細(xì)的幾何形狀，更多的金屬線可以在物理上緊密相鄰。
大量的交互設(shè)備和互連線：在同一硅片面積中封裝了更多的標(biāo)準(zhǔn)單元和信號走線，從而導(dǎo)致更多的交互。
頻率變高導(dǎo)致波形切換加快：快速的邊沿速率會導(dǎo)致更多的電流尖峰以及對相鄰走線和單元的更大耦合效應(yīng)。
較低的電源電壓：電源電壓的降低使得噪聲裕量較小。
1.3 Crosstalk的影響
Glitch: 毛刺是指由于相鄰攻擊者電平切換的耦合而在穩(wěn)定受害者信號上產(chǎn)生的噪聲；
Timing: 時序變化由于受害者電平切換與攻擊者電平切換的耦合而導(dǎo)致的（串?dāng)_增量延遲）。
2. Glitch of Crosstalk分析
2.1 glitch產(chǎn)生原因
上圖中UNAND0的輸出上升沿，通過耦合電容Cc將干擾傳導(dǎo)到Victim net上，產(chǎn)生glitch。該glitch的幅度取決于以下常見因素：
耦合電容Cc的大?。涸撾娙菰酱?，glitch幅度越大；
干擾源（Aggressor）的壓擺（slew）：slew越快，glitch幅度越大，一般而言，slew率是與干擾源的驅(qū)動能力成正比的；
被干擾網(wǎng)絡(luò)（Victim net）的接地電容Cgnd：該電容越大，glitch幅度越?。?/p>
被干擾網(wǎng)絡(luò)（Victim net）的驅(qū)動強(qiáng)度：其驅(qū)動能力越強(qiáng)，glitch幅度越小。
但是以下情況的glitch需要注意：
時序邏輯（flip-flops or latches）或memories，其clock和復(fù)位、置位信號要特別注意glitch的影響。
寬的glitch信號通過組合邏輯傳播到時序邏輯，也會到時功能出錯。
2.2 glitch類型
Glitch類型干擾源（aggressor）被干擾（Victim）net電平
Rise-glitch上升沿低電平
Fall-glitch下降沿高電平
Overshot-glitch上升沿高電平
Undershot-glitch下降沿低電平
2.3 glitch傳播
Glitch是否可以通過fanout往后傳播，取決于直流DC和交流AC的閾值。
DC閾值
下圖6-4想必大家都很熟悉了，VILmax和VIHmin也稱為DC閾值極限，基于VIH和VIL的DC閾值是穩(wěn)態(tài)噪聲極限，因此可以用作確定毛刺是否會通過扇出單元傳播的判斷依據(jù)。
下圖6-5給出了DC閾值極限的例子，
DC噪聲margin僅使用恒定的最差高度值（worst-case value），而與信號噪聲寬度無關(guān)，如圖6-6所示。
2. AC閾值
對于給定的單元，增加輸出負(fù)載會增加噪聲容限，因為這會增加慣性延遲和可以通過單元的毛刺寬度，下面的示例說明了這種現(xiàn)象。
圖6-8（a）為一個未加負(fù)載的反相器，輸入毛刺高于單元的直流裕量，因此會在其輸出端引起毛刺。
圖6-8（b）為上述反相器輸出端有一定負(fù)載。此時相同的輸入毛刺會導(dǎo)致輸出端的毛刺小很多。
圖6-8（c）為負(fù)載更重，則反相器單元的輸出將沒有任何毛刺。
因此，增加輸出端的負(fù)載可使單元更加能夠抵抗從輸入端傳播到輸出端的噪聲。
在cell lib文件中，抗擾度模型（noise immunity model）包括上述AC噪聲抑制的影響。propagated_noise模型除了對通過單元的傳播進(jìn)行建模外，還包括了AC噪聲閾值的影響。
index_1：輸入毛刺幅值
index_2：輸入毛刺寬度
index_3：CCB輸出電容
index_4：時間
表格中的數(shù)值指定了CCB輸出電壓（或通過CCB傳播的噪聲）
2.4 多干擾源的噪聲累積
大多數(shù)由干擾源引起的耦合分析都考慮了每個干擾源引起的毛刺效應(yīng)，并計算了對被干擾網(wǎng)絡(luò)的累積效應(yīng)，這看起來很保守，但這確實(shí)表明了被干擾網(wǎng)絡(luò)的最壞情況。另一種方法是使用RMS（均方根）方法，使用RMS方法時，是通過單個干擾源引起的毛刺的均方根來計算被干擾網(wǎng)絡(luò)的毛刺幅度的。
原文鏈接：Crosstalk and Noise：學(xué)習(xí)筆記2—《Static Timing Analysis for Nanometer Designs》 - 知乎 (zhihu.com)
