來(lái)自電子科技大學(xué)中山學(xué)院（數(shù)電實(shí)驗(yàn)）
基礎(chǔ)實(shí)驗(yàn)
（1）利用7483設(shè)計(jì)4位以內(nèi)的加法器，請(qǐng)給出實(shí)驗(yàn)電路，并根據(jù)表5.4要求填寫(xiě)輸出結(jié)果。
（2）給出7485實(shí)現(xiàn)4位二進(jìn)制比較器的電路圖，分析其工作原理。
原理：當(dāng)參加比較的2個(gè)4位二進(jìn)制數(shù)A3-A0和B3-B0的高位不等時(shí)，比較結(jié)果就由高位確定，低位和級(jí)聯(lián)輸入的取值不起作用；高位相等時(shí)，比較結(jié)果由低位確定；當(dāng)2個(gè)4位二進(jìn)制數(shù)相等時(shí)，比較結(jié)果由級(jí)聯(lián)輸入決定。
提高實(shí)驗(yàn)
（1）請(qǐng)?jiān)O(shè)計(jì)一個(gè)電路，輸入8421BCD碼，輸出余3碼。
提示：8421BCD碼的余3碼為原碼加011。
（2）請(qǐng)?jiān)O(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)7-5=？的運(yùn)算功能電路。
（3）有X Y Z三路信號(hào)輸入，請(qǐng)用7485設(shè)計(jì)一個(gè)電路，要求按如下情況輸出信號(hào)。
*當(dāng)7485的輸入端輸入A>B ?時(shí)輸出X信號(hào)；
*當(dāng)7485的輸入端輸入A=B ?時(shí)輸出Y信號(hào)；
*當(dāng)7485的輸入端輸入A<B ?時(shí)輸出Z信號(hào)。
?請(qǐng)給出電路設(shè)計(jì)方案，并說(shuō)明原理。
提示：在輸出端口可添加3個(gè)與門(mén)與1個(gè)或門(mén)
