《芯片制造：半導(dǎo)體工藝與設(shè)備》

摩爾定律

摩爾定律通常的表達方式有兩種：①集成電路上集成的元器件數(shù)量每隔18個月翻一番；②微處理器的性能每隔18個月提高一倍，而價格下降一半。

摩爾定律持續(xù)生效在很大程度上應(yīng)歸功于半導(dǎo)體加工工藝微細(xì)化方面的不斷進步。半導(dǎo)體工藝的微細(xì)化大約是加工尺寸每3年縮小60%～70%，如果加工尺寸縮小60%，芯片面積就能縮小近1/3，從而得以實現(xiàn)摩爾定律表達的集成度幾乎每18個月翻一番的規(guī)律?？v觀半導(dǎo)體工藝微細(xì)化的發(fā)展速度，從0.1μm開始變得緩慢，到30nm后的發(fā)展速度更進一步放慢

正是因為集成電路上的晶體管數(shù)量成倍增長，使芯片能夠承載越來越復(fù)雜的電路系統(tǒng)。電子產(chǎn)品不僅變得越來越小，而且實現(xiàn)性能提升、節(jié)約能源、價格更便宜，從而推動了信息技術(shù)革命，催生了筆記本電腦、智能電話、可穿戴設(shè)備等。

摩爾定律的終結(jié)或超摩爾時代：

2015年最小線寬已經(jīng)達到7nm，進入介觀物理學(xué)的范疇。如果繼續(xù)單純地縮小溝道寬度，將受到以下三個方面的制約：（1）物理制約；（2）功耗制約；（3）經(jīng)濟制約（在進入20nm技術(shù)節(jié)點后，每百萬門的成本將不再按摩爾定律下降，反而有所上升）。今后在更高速度、更低功耗和更低成本這三者中，如果以成本作為主要指標(biāo)，則性能與功耗很難再有較大的改善；反之，芯片廠商和用戶若以性能和功耗為主要訴求，則必須付出相應(yīng)的代價，而不再享受摩爾定律帶來的成本降低的“福利”

集成電路對生態(tài)體系依賴度增大，需要軟硬件協(xié)同發(fā)展。例如，CPU的競爭絕不僅是CPU芯片本身的競爭，而更多體現(xiàn)在生態(tài)系統(tǒng)的競爭上。如Intel的CPU與Microsoft的操作系統(tǒng)構(gòu)建了穩(wěn)固的Wintel產(chǎn)業(yè)發(fā)展環(huán)境，ARM公司也與Google公司在移動終端領(lǐng)域構(gòu)建了ARM-Android體系。

集成電路產(chǎn)業(yè)的發(fā)展

利用半導(dǎo)體技術(shù)生產(chǎn)的主要產(chǎn)品是集成電路（占半導(dǎo)體市場總額的82%～87%）和半導(dǎo)體分立器件

直接面對市場的企業(yè)主要有Fabless（無生產(chǎn)線設(shè)計企業(yè)）、IDM（Integrated Device Manufacturer，集成器件制造商，自主設(shè)計、制造、封裝測試和銷售產(chǎn)品的廠商）和知識產(chǎn)權(quán)（Intellectual Property，IP）電路模塊廠商

IP是一種經(jīng)過工藝驗證的、可嵌入芯片中的、設(shè)計成熟的模塊，分為軟核（Soft Core）、固核（Firm Core）和硬核（Hard Core）三類。

1982年，賽靈思開創(chuàng)了“無工藝生產(chǎn)線”的企業(yè)模式，被業(yè)界稱為“Fabless”。1987年集成電路行業(yè)開創(chuàng)了專注集成電路制造服務(wù)的新的生產(chǎn)模式（又稱“晶圓代工”，英文為Foundry），即公司沒有自己的產(chǎn)品，僅提供圓片代工服務(wù)。這時集成電路產(chǎn)業(yè)的專業(yè)分工和合作體系形成。

》》由過去傳統(tǒng)的IDM模式向IC設(shè)計、制造、封測相對分立的模式轉(zhuǎn)化，F(xiàn)oundry僅提供制造服務(wù)，不提供芯片產(chǎn)品。全球Foundry分為兩種形式：一是純代工廠的模式；二是部分IDM廠商兼做代工的模式。Foundry的服務(wù)對象主要是設(shè)計公司。

制造芯片的公司分為芯片供應(yīng)商和受控芯片生產(chǎn)商兩類。芯片供應(yīng)商制造的芯片是為了在公開的市場上銷售，像為客戶生產(chǎn)存儲器芯片的芯片制造商。受控芯片生產(chǎn)商制造芯片是為了用在公司自己的產(chǎn)品上。

無制造工廠公司和代工廠增加的一個主要原因是建設(shè)并維護一個硅片制造廠的高額成本。目前，一個高性能硅片制造廠的費用為20億～50億美元，總費用中的約75%是用于設(shè)備

集成電路制造工藝

總覽：

集成電路制造工藝一般分為前段和后段。前段工藝一般是指晶體管等器件的制造過程，主要包括隔離、柵結(jié)構(gòu)、源漏、接觸孔等形成工藝。后段工藝主要是指形成能將電信號傳輸?shù)叫酒鱾€器件的互連線，主要包括互連線間介質(zhì)沉積、金屬線條形成、引出焊盤形成等工藝。通常，前段工藝與后段工藝之間以接觸孔制備工藝為分界線。接觸孔是為連接首層金屬互連線和襯底器件而在硅片垂直方向刻蝕形成的孔，其中填充鎢等金屬，其作用是引出器件電極到金屬互連層；通孔是相鄰兩層金屬互連線之間的連接通路，位于兩層金屬中間的介質(zhì)層中，一般用銅等金屬來填充。

集成電路生產(chǎn)線一般包括生產(chǎn)工藝需求的潔凈室和生產(chǎn)輔助廠房等各類建筑，以及晶圓片工藝和封裝測試工藝所必需的設(shè)備，包含超純水、電力、純化氣體、化學(xué)品等相關(guān)供應(yīng)的中央供應(yīng)系統(tǒng)，以及廢水、廢氣等相關(guān)有害物質(zhì)的處理系統(tǒng)等組成的生產(chǎn)集成電路產(chǎn)品所需要的整體智能制造環(huán)境。

集成電路產(chǎn)品主要分為數(shù)字電路和模擬電路兩大類。由于產(chǎn)品的品種和技術(shù)要求不同，因此需要不同的生產(chǎn)工藝。從線寬來區(qū)分，從較早的5μm到最新的7nm以下工藝；從加工襯底直徑來區(qū)分，主要有150mm、200mm、300mm以及未來的450mm。工程投資金額存在數(shù)千萬美元至數(shù)十億美元的差異，潔凈室面積也從數(shù)百平方米到數(shù)萬平方米不等，因此選擇適合的工藝技術(shù)及配套設(shè)備是工廠設(shè)計的基礎(chǔ)

芯片也稱為管芯（單數(shù)和復(fù)數(shù)芯片或集成電路），而硅晶圓片通常被稱為襯底。硅片的直徑多年來一直在增大，從最初的不到1in到現(xiàn)在常用的12in（約300mm），且正在進行向14in或15in的轉(zhuǎn)變。如果在一片硅片上有更多的芯片，制造集成電路的成本會大幅度降低，這得益于經(jīng)濟規(guī)模（通過同樣的努力，生產(chǎn)更多的芯片）。但是隨著硅片集成度的提高，允許沾污的水平要顯著降低

芯片的制造一般分為5個階段：原料制作、硅片制造、硅片的測試/揀選、裝配與封裝、終測。

晶圓制備與加工

1、為什么使用硅材料

硅中價層電子的數(shù)目使它正好位于優(yōu)質(zhì)導(dǎo)體（1個價電子）和絕緣體（8個價電子）的中間。自然界中找不到純硅，必須通過提煉和提純使硅成為半導(dǎo)體制造中需要的純硅。它通常存在于硅土（氧化硅或SiO2）和其他硅酸鹽中。硅土呈砂粒狀，是玻璃的主要成分。

硅被選為主要的半導(dǎo)體材料主要有以下4個理由：

1）硅材料的豐裕度。

2）硅材料更高的熔點允許更寬的工藝容限。

3）硅材料更寬的工作濕度范圍。

4）氧化硅（SiO2）的自然生長。

2、晶圓制備

半導(dǎo)體晶圓是從大塊半導(dǎo)體材料上切割而來的。這種半導(dǎo)體材料稱為晶棒，是從大塊的具有多晶結(jié)構(gòu)和未摻雜本征材料上生長得來的。把多晶塊轉(zhuǎn)變成一個大單晶，并給予正確的晶向和適量的N型或P型摻雜，稱為晶體生長?，F(xiàn)在生產(chǎn)用于硅片制備的單晶硅錠的最普遍的技術(shù)是直拉法（目前85%以上的單晶硅是采用直拉法生長出來的）和區(qū)熔法（所生產(chǎn)的單晶硅錠的含氧量非常少，能生產(chǎn)出目前為止最純的單晶硅；缺點是工藝成本較高，制備的單晶直徑較小，目前能制備的單晶直徑最大為200mm）。

3、切片：同時由于硅片直徑的增大，內(nèi)圓切制后的硅片厚度變化、彎曲度變化、翹曲度變化、硅片表面損傷層均較大，這都增大了硅片后續(xù)加工的難度和成本。

4、硅片退火：退火爐是指在氫氣或氬氣環(huán)境下，將爐內(nèi)溫度升到1000～1200℃，通過保溫、降溫，將拋光硅片表面附近的氧從其表面揮發(fā)脫除，使氧沉淀分層，溶解掉硅片表面的微缺陷，減少硅片表面附近的雜質(zhì)數(shù)量，減少缺陷，在硅片表層形成相對潔凈區(qū)域的工藝設(shè)備

5、倒角：倒角加工就是磨去晶圓周圍鋒利的棱角，其目的有以下3個：防止晶圓邊緣破裂、防止熱應(yīng)力造成的損傷、增加外延層以及光刻膠在晶圓邊緣的平坦度

6、研磨：指通過機械研磨的方法，去除硅片表面因切割工藝所造成的鋸痕，減小硅片表面損傷層深度，有效改善硅片的平坦度與表面粗糙度的加工工藝。

7、拋光：指利用化學(xué)和機械作用的方式對硅片表面進行加工的工藝，以去除硅片表面殘留的微缺陷和損傷層，并獲得具有極佳幾何精度和極低表面粗糙度的“鏡面”硅片的過程，所得到的硅片稱為硅拋光片。

8、清洗與包裝：硅片清洗就是去除硅片表面的各種沾污，以獲得理想的潔凈表面的過程；為了確保硅片表面質(zhì)量，防止再次沾污，便于保管和運輸，需要對清洗好的硅片進行包裝。硅拋光片的包裝操作通常在10級或1級潔凈室環(huán)境中進行

加熱工藝與設(shè)備

加熱工藝也稱為熱制程，指的是在高溫操作的制造程序，其溫度通常比鋁的熔點高。加熱工藝通常在高溫爐中進行，包含半導(dǎo)體制造中氧化、雜質(zhì)擴散和晶體缺陷修復(fù)的退火等主要工藝。

1、氧化是將硅片放置于氧氣或水汽等氧化劑的氛圍中進行高溫?zé)崽幚恚诠杵砻姘l(fā)生化學(xué)反應(yīng)形成氧化膜的過程。

硅暴露在空氣中會與空氣中的氧發(fā)生自然反應(yīng)生成氧化硅薄膜，其氧化速率約為1.5nm/h，最大厚度約為4nm。自然氧化層的厚度很難精確控制，而且質(zhì)量較差，在制造過程中需要盡量避免和去除；而在氧氣濃度更高的環(huán)境中進行高溫加熱，可以更快地得到更厚、質(zhì)量更好的SiO2膜

氧化硅薄膜形成的方法有熱氧化和沉積兩種。氧化工藝是指用熱氧化方法在硅片表面形成SiO2的過程。熱氧化形成的SiO2薄膜，因其具有優(yōu)越的電絕緣特性和工藝的可行性，在集成電路制造工藝中被廣泛采用，其最重要的應(yīng)用有以下幾個方面：1）保護器件免劃傷和隔離沾污。2）限制帶電載流子場區(qū)隔離（表面鈍化）。3）柵氧或儲存器單元結(jié)構(gòu)中的介質(zhì)材料。4）摻雜中的注入掩蔽。5）金屬導(dǎo)電層間的介質(zhì)層。

氧化氫在氧化硅中的擴散速率比氧快得多，所以濕氧氧化速率比干氧氧化速率約高出一個數(shù)量級。

2、雜質(zhì)擴散是指在高溫條件下，利用熱擴散原理將雜質(zhì)元素按工藝要求摻入硅襯底中，使其具有特定的濃度分布，從而改變硅材料的電學(xué)特性。

擴散可以發(fā)生在兩種或兩種以上物質(zhì)之間，由不同區(qū)域之間的濃度和溫度差異驅(qū)動物質(zhì)分布至均勻的平衡狀態(tài)。

半導(dǎo)體摻雜主要通過擴散或離子注入兩種方法進行，擴散摻雜成本較低，但是無法精確控制摻雜物質(zhì)的濃度和深度；而離子注入成本相對較高，但是可以精確控制摻雜物的濃度分布。在硅中擴散摻入三價元素硼，就形成了P型半導(dǎo)體；摻入五價元素磷或砷，就形成了N型半導(dǎo)體。具有較多空穴的P型半導(dǎo)體與具有較多電子的N型半導(dǎo)體相接觸，就構(gòu)成了PN結(jié)構(gòu)。

除某些特殊的用途（如長時間擴散形成均勻分布的耐高壓區(qū)域）以外，擴散工藝已逐漸被離子注入所取代。但是在10nm以下技術(shù)代，由于三維鰭式場效應(yīng)管（FinFET）器件中Fin的尺寸非常小，離子注入會損傷其微小結(jié)構(gòu)，而采用固態(tài)源擴散工藝則有可能解決這個問題。

》》在晶圓片直徑小于150mm的集成電路制造領(lǐng)域，我國的擴散設(shè)備基本能實現(xiàn)自給自足，而應(yīng)用于300mm集成電路制造的立式擴散/氧化爐設(shè)備仍主要依賴進口。

3、退火是指加熱離子注入后的硅片，修復(fù)離子注入所產(chǎn)生的晶格缺陷的過程。

利用快速熱處理（Rapid Thermal Processing，RTP）設(shè)備對離子注入后的晶圓片進行快速熱退火，是一種在非常短的時間內(nèi)將整個晶圓片加熱至某一溫度（一般為400～1300℃）的熱處理方法。相對于爐管加熱式退火，它具有熱預(yù)算少、摻雜區(qū)域中雜質(zhì)運動范圍小、污染小和加工時間短等優(yōu)點。

退火時間越長，溫度越高，雜質(zhì)的激活率越高，但是過高的熱預(yù)算將導(dǎo)致雜質(zhì)過度擴散，使得工藝不可控，最終引發(fā)器件和電路性能的退化。因此，隨著制造工藝的發(fā)展，傳統(tǒng)的長時間爐管退火已逐漸被快速熱退火（Rapid Thermal Annea-ling，RTA）取代。

RTP設(shè)備在快速熱退火（RTA）中的應(yīng)用最為普遍。因RTP設(shè)備具有快速升/降溫、持續(xù)時間短的特點，使得離子注入后的退火工藝能夠在晶格缺陷修復(fù)、激活雜質(zhì)和抑制雜質(zhì)擴散這三者之間實現(xiàn)參數(shù)的最優(yōu)化選擇。除了大量應(yīng)用于RTA工藝以外，RTP設(shè)備也開始應(yīng)用于快速熱氧化、快速熱氮化、快速熱擴散、快速化學(xué)氣相沉積，以及金屬硅化物生成、外延工藝。

光刻工藝與設(shè)備

在集成電路制造工藝中，光刻是決定集成電路集成度的核心工序，該工序的作用是將電路圖形信息從掩模版（也稱掩膜版）上保真?zhèn)鬏?、轉(zhuǎn)印到半導(dǎo)體材料襯底上。光刻工藝的基本原理是利用涂敷在襯底表面的光刻膠的光化學(xué)反應(yīng)作用，記錄掩模版上的電路圖形，從而實現(xiàn)將集成電路圖形從設(shè)計轉(zhuǎn)印到襯底的目的。

首先，使用涂膠機在襯底表面涂敷光刻膠；然后，使用光刻機對涂有光刻膠的襯底進行曝光，利用光化學(xué)反應(yīng)作用的機制，記錄光刻機傳輸?shù)难谀０鎴D形信息，完成掩模版圖形到襯底的保真?zhèn)鬏?、轉(zhuǎn)印和復(fù)制；最后，使用顯影機對曝光襯底進行顯影，去除（或保留）受到曝光后發(fā)生光化學(xué)反應(yīng)的光刻膠。

光刻工藝中最關(guān)鍵的材料是作為感光材料的光刻膠，由于光刻膠的敏感性依賴于光源波長，所以g/i線、248nm的KrF、193nm的ArF等光刻工藝需要采用不同的光刻膠材料。光刻膠按極性可分為正光刻膠（簡稱正膠）和負(fù)光刻膠（簡稱負(fù)膠）兩種，其性能差別在于：負(fù)光刻膠曝光區(qū)域在曝光顯影后變硬而留在晶圓片表面，未曝光部分被顯影劑溶解；正光刻膠經(jīng)過曝光后，曝光區(qū)域的膠連狀聚合物會因為光溶解作用而斷裂變軟，最后被顯影劑溶解，而未曝光的部分則保留在晶圓片表面。

典型光刻工藝的主要過程包括5個步驟：底膜準(zhǔn)備→涂光刻膠和軟烘→對準(zhǔn)、曝光和曝光后烘→顯影堅膜（用顯影液溶解曝光后的光刻膠可溶解部分（正光刻膠），將掩模版圖形用光刻膠圖形準(zhǔn)確地顯現(xiàn)出來）→顯影檢測（檢查顯影后光刻膠圖形的缺陷）

光掩模，即光刻掩模版，又稱為光罩，是集成電路晶圓片制造光刻工藝中使用的母版。勻膠鉻版的制作工藝相對復(fù)雜、技術(shù)難度大、成本高，但它具有分辨率高、缺陷低、耐磨、易清潔處理、使用壽命長的優(yōu)勢，適用于制作高精度、超微細(xì)圖形，現(xiàn)已逐漸替代接觸式乳膠干版掩模，成為集成電路掩模的關(guān)鍵材料。

光刻膠配套試劑是指在集成電路制造中與光刻膠配套使用的試劑，主要包括增黏劑、稀釋劑、去邊劑、顯影液和剝離液

對準(zhǔn)和曝光所用的設(shè)備為光刻機，它是整個集成電路制造工藝中單臺價格最高的工藝設(shè)備。光刻機的技術(shù)水平代表了整條生產(chǎn)線的先進程度

光刻技術(shù)經(jīng)歷了接觸/接近式光刻、光學(xué)投影光刻、步進重復(fù)光刻、掃描光刻【步進掃描投影光刻機的主要生產(chǎn)廠商包括ASML（荷蘭）、Nikon（日本）、Canon（日本）和SMEE（中國）】、浸沒式光刻、EUV光刻的發(fā)展歷程。相對于浸沒式光刻機，采用極紫外光源的EUV光刻機的單次曝光分辨率得到大幅的提高，可有效地避免因多次光刻刻蝕形成高分辨率圖形所需的復(fù)雜工藝。

目前，一臺商用的用于集成電路規(guī)模生產(chǎn)的EUV光刻機市場售價超過1億美元，是集成電路生產(chǎn)線上最為昂貴、最為復(fù)雜的設(shè)備。目前，世界上能夠提供商用EUV光刻機的企業(yè)只有荷蘭ASML一家。

評價光刻機技術(shù)等級和經(jīng)濟性的主要指標(biāo)有3個，即分辨率、套刻精度和產(chǎn)出率。1）分辨率：是指光刻機能夠?qū)⒀谀０嫔系碾娐穲D形在襯底面光刻膠上轉(zhuǎn)印的最小極限特征尺寸（Critical Dimension，CD）。2）套刻精度：是指以上一層圖形的位置（或特定的參考位置）為參考，本層圖形預(yù)定的期望位置與實際轉(zhuǎn)印位置之間的偏差。3）產(chǎn)出率：光刻機的產(chǎn)出率決定了光刻機的經(jīng)濟性能。產(chǎn)出率的單位為光刻機每小時（或每天）處理的襯底的片數(shù)，通常以wph或wpd來表示

晶圓片勻膠顯影設(shè)備是指光刻工藝過程中與光刻機配套使用的勻膠、顯影及烘烤設(shè)備。在早期的集成電路工藝和較低端的半導(dǎo)體工藝中，此類設(shè)備往往單獨使用。隨著集成電路制造工藝自動化程度的不斷提高，在200mm及以上的大型生產(chǎn)線上，此類設(shè)備一般都與光刻設(shè)備聯(lián)機作業(yè)，組成配套的晶圓片處理與光刻生產(chǎn)線，與光刻機配合完成精細(xì)的光刻工藝流程。

晶圓片勻膠顯影設(shè)備的國外生產(chǎn)廠商主要有日本的東京電子有限公司（TEL）和DNS公司，以及德國的蘇斯公司等

顯影后的烘烤在獨立的烘烤單元進行，烘烤單元與勻膠系統(tǒng)所用的烘烤單元基本相同，其溫度范圍一般為90～180℃，烘烤時間一般為1～2min。烘烤的主要作用是去除光刻膠中剩余的溶劑，同時增加光刻膠與晶圓片之間的黏附力。烘烤的目的是通過烘烤設(shè)備提供的高溫促使光刻膠中的溶劑蒸發(fā)，使光刻膠黏結(jié)力達到最大化，以便光刻膠均勻、牢固地附著于晶圓片表面。

刻蝕工藝及設(shè)備

刻蝕設(shè)備是一種集合了等離子體、材料、真空、精密加工、控制軟件等多領(lǐng)域最先進技術(shù)的高科技產(chǎn)品，也是各種芯片生產(chǎn)設(shè)備中最為復(fù)雜、難度最大且使用比例最高的設(shè)備之一。一臺先進的帶有4個反應(yīng)腔的300mm晶圓片刻蝕系統(tǒng)，其售價可高達500萬美元以上

目前，美國和日本在刻蝕設(shè)備制造領(lǐng)域處于領(lǐng)先地位，主要的生產(chǎn)商包括美國的邁林半導(dǎo)體（Lam Research）和應(yīng)用材料（Applied Materials）以及日本的東京電子有限公司（TEL）和日立（Hitachi）。近10多年，中國的設(shè)備生產(chǎn)商在此領(lǐng)域進步顯著，中微半導(dǎo)體設(shè)備有限公司自主開發(fā)的介質(zhì)刻蝕設(shè)備已經(jīng)被國內(nèi)外芯片制造大廠引入先進生產(chǎn)線中進行大規(guī)模生產(chǎn)，用于硅通孔刻蝕的設(shè)備也進入國內(nèi)外多個封裝廠實現(xiàn)量產(chǎn)。北方華創(chuàng)微電子裝備有限公司的硅刻蝕機已進入中芯國際等多條生產(chǎn)線的先進工藝中進行大規(guī)模生產(chǎn)。

早期普遍采用的是濕法刻蝕，但由于其在線寬控制及刻蝕方向性等多方面的局限，3μm之后的工藝大多采用干法刻蝕（也稱為等離子體刻蝕），濕法刻蝕僅用于某些特殊材料層的去除和殘留物的清洗。

等離子體刻蝕主要采用兩種放電模式，即電容耦合放電（CCP）和電感耦合放電（ICP）。干法刻蝕工藝流程為：將刻蝕氣體注入真空反應(yīng)腔，待反應(yīng)腔內(nèi)壓力穩(wěn)定后，利用射頻輝光放電產(chǎn)生等離子體；受高速電子撞擊后分解產(chǎn)生自由基，擴散到襯底表面并被吸附。在離子轟擊作用下，被吸附的自由基與襯底表面的原子或分子發(fā)生反應(yīng)，從而形成氣態(tài)副產(chǎn)物，該副產(chǎn)物從反應(yīng)室中被排出。干法清洗主要是指等離子體清洗。利用等離子體中的離子轟擊被清洗表面，加上激活狀態(tài)的原子、分子與被清洗表面相互作用，從而實現(xiàn)去除和灰化光刻膠。產(chǎn)業(yè)中干法清洗氣源大多采用氟基氣體，如NF3等，在微波等離子體中有99%以上的NF3被分解。干法清洗工藝中幾乎沒有離子轟擊效應(yīng)，故有利于保護硅片免受損傷并延長反應(yīng)腔體壽命。

1）CCP刻蝕設(shè)備是各類等離子體刻蝕設(shè)備中應(yīng)用最廣泛的兩類設(shè)備之一，主要用于電介質(zhì)材料的刻蝕工藝，如邏輯芯片工藝前段的柵側(cè)墻和硬掩模刻蝕，中段的接觸孔刻蝕，后段的鑲嵌式和鋁墊刻蝕等，以及在3D閃存芯片工藝（以氮化硅/氧化硅結(jié)構(gòu)為例）中的深槽、深孔和連線接觸孔的刻蝕等。

CCP刻蝕設(shè)備所面臨的挑戰(zhàn)和改進方向主要有兩個方面，一是在極高離子能量的應(yīng)用方面，對高深寬比結(jié)構(gòu)的刻蝕能力（如3D閃存的孔槽刻蝕要求高于50:1），目前采用的加大偏壓功率以提高離子能量的方法已經(jīng)使用高達萬瓦的射頻電源，針對其產(chǎn)生的大量熱量，反應(yīng)腔的冷卻和溫控技術(shù)需要不斷改進；二是需要在新型刻蝕氣體的開發(fā)上有所突破，從根本上解決刻蝕能力的問題。

2）電感耦合等離子體（ICP）刻蝕設(shè)備的等離子體源設(shè)計主要分為兩種，一種是由美國泛林公司開發(fā)生產(chǎn)的變壓器耦合型等離子體（Transformer Coupled Plasma，TCP）技術(shù)，主要優(yōu)勢是結(jié)構(gòu)易于放大，比如從200mm晶圓片放大到300mm晶圓片，TCP可以通過簡單地將線圈的尺寸增大而保持同樣的刻蝕效果。另一種等離子體源設(shè)計是由美國應(yīng)用材料公司開發(fā)生產(chǎn)的去耦合型等離子體源（Decoupled Plasma Source，DPS）技術(shù)，產(chǎn)生等離子體的原理與前述TCP技術(shù)類似但氣體的解離效率比較高，有利于獲取較高的等離子體濃度

離子注入工藝及設(shè)備

離子注入工藝是集成電路制造的主要工藝之一，它是指將離子束加速到一定定能量（一般在keV至MeV量級）范圍內(nèi)，然后注入固體材料表層內(nèi)，以改變材料表層物理性質(zhì)的工藝。在集成電路制造工藝中，離子注入通常應(yīng)用于深埋層、倒摻雜阱、閾值電壓調(diào)節(jié)、源漏擴展注入、源漏注入、多晶硅柵摻雜、形成PN結(jié)和電阻/電容等

離子注入摻雜和傳統(tǒng)的擴散摻雜主要有以下的不同：

1）摻雜區(qū)域雜質(zhì)濃度的分布不同。離子注入的雜質(zhì)濃度峰值位于晶體內(nèi)部，而擴散的雜質(zhì)濃度峰值位于晶體表面。

2）離子注入是常溫甚至低溫下進行的工藝，制成時間短，擴散摻雜需要較長時間的高溫處理。

3）離子注入能夠更靈活、更精確地選擇注入的元素。

4）由于雜質(zhì)會受到熱擴散的影響，離子注入在晶體里形成的波形較擴散在晶體里形成的波形好。

5）離子注入通常只采用光刻膠作為掩膜材料，但擴散摻雜需要生長或淀積一定厚度的薄膜作為掩膜。

6）離子注入在現(xiàn)今集成電路的制造中已經(jīng)基本取代了擴散而成為最主要的摻雜工藝。

離子注入是通過離子注入機來完成的，其最重要的工藝參數(shù)是劑量和能量：劑量決定了最終的濃度，而能量決定了離子的射程（即深度）。

離子注入機對束流的均勻性有很高的要求。大束流、強束流的傳輸/控制及注入的均勻性是大束流離子注入機的主要技術(shù)難點。目前，8寸晶圓廠大多使用的是美國應(yīng)用材料公司Quantum系列的大束流注入機和亞舍力（Axcelis）公司GSD系列的大束流和高能注入機，這些設(shè)備都采用的是機械掃描的方式，前者是左右移動掃描，后者是上下移動掃描。

離子注入后，一般要經(jīng)過高溫退火過程，用以修復(fù)離子注入導(dǎo)致的晶格損傷，同時激活雜質(zhì)離子。在傳統(tǒng)集成電路工藝中，雖然退火溫度對摻雜有很大的影響，但離子注入工藝本身的溫度并不重要。在14nm以下技術(shù)節(jié)點，某些離子注入工藝需在低溫或高溫的環(huán)境下進行，這樣可以改變晶格損傷等的影響。

硅片的退火有兩種基本方法：①高溫爐退火；②快速熱退火（RTA）

薄膜生長工藝及設(shè)備

根據(jù)工作原理的不同，集成電路薄膜沉積可分為物理氣相沉積（Physical Vapor Deposition，PVD）、化學(xué)氣相沉積（Chemical Vapor Deposition，CVD）和外延三大類。

1、物理氣相沉積（PVD）工藝是指采用物理方法，如真空蒸發(fā)、濺射鍍膜、離子體鍍膜和分子束外延等，在晶圓片表面形成薄膜。在超大規(guī)模集成電路產(chǎn)業(yè)中，使用最廣泛的PVD技術(shù)是濺射鍍膜，主要應(yīng)用于集成電路的電極和金屬互連。評價PVD和濺射工藝的主要參數(shù)有塵埃數(shù)量，以及形成薄膜的電阻值、均勻性、反射率厚度和應(yīng)力等

2、化學(xué)氣相沉積（CVD）是指不同分壓的多種氣相狀態(tài)反應(yīng)物在一定溫度和氣壓下發(fā)生化學(xué)反應(yīng)，生成的固態(tài)物質(zhì)沉積在襯底材料表面，從而獲得所需薄膜的工藝技術(shù)。CVD廣泛用于絕緣介質(zhì)薄膜（如SiO2、Si3N4和SiON等）及金屬薄膜（如鎢等）的生長

在微米技術(shù)代，化學(xué)氣相沉積均采取多片式的常壓化學(xué)氣相沉積設(shè)備（Atmospheric PressureCVD，APCVD），其結(jié)構(gòu)比較簡單，腔室工作壓力約為1atm，晶圓片的傳輸和工藝是連續(xù)的。到了亞微米技術(shù)代，低壓化學(xué)氣相沉積設(shè)備（Low Pressure CVD，LPCVD）成為主流設(shè)備，其工作壓力大大降低，從而改善了沉積薄膜的均勻性和溝槽覆蓋填充能力。在IC技術(shù)代發(fā)展到90nm的過程中，等離子體增強化學(xué)氣相沉積設(shè)備（Plasma Enhanced CVD，PECVD）扮演了重要的角色。

3、原子層沉積（Atomic LayerDeposition，ALD）：

從45nm技術(shù)代開始，為了減小器件的漏電流，新的高介電材料及金屬柵工藝被應(yīng)用到集成電路工藝中，由于膜層非常薄，通常在數(shù)納米量級內(nèi)，所以不得不引入原子層沉積（Atomic Layer Deposition，ALD）的工藝設(shè)備。由于ALD技術(shù)逐層生長薄膜的特點，因此ALD薄膜具有極佳的臺階覆蓋能力，以及極高的沉積均勻性和一致性，同時可以較好地控制其制備薄膜的厚度、成分和結(jié)構(gòu)，所以被廣泛地應(yīng)用在微電子領(lǐng)域。

原子層沉積（ALD）是指通過單原子膜逐層生長的方式，將原子逐層沉淀在襯底材料上。。ALD與CVD都是通入氣相化學(xué)反應(yīng)源在襯底表面發(fā)生化學(xué)反應(yīng)的方式，不同的是CVD的氣相反應(yīng)源不具有自限制生長的特性（當(dāng)襯底表面的反應(yīng)活性基耗盡后，即使再通入過量的前驅(qū)物在襯底表面也不會發(fā)生化學(xué)吸附，這個反應(yīng)過程稱為表面自限制反應(yīng)）

4、外延工藝：常用的外延方式是固相外延和氣相外延。

外延硅片工藝是在硅片表面外延一層單晶硅，與原來的硅襯底相比，外延硅層的純度更高，晶格缺陷更少，從而提高了半導(dǎo)體制造的成品率。另外，硅片上生長的外延硅層的生長厚度和摻雜濃度可以靈活設(shè)計，這給器件的設(shè)計帶來了靈活性，如可以用于減小襯底電阻、增強襯底隔離等

未來薄膜生長設(shè)備的發(fā)展方向主要有如下4個：

1）越來越多新材料的涌現(xiàn)要求研發(fā)新的設(shè)備及工藝。

2）更嚴(yán)格的熱預(yù)算限制要求更低溫的薄膜生長工藝。

3）更復(fù)雜的三維器件結(jié)構(gòu)要求薄膜生長具有更好的臺階覆蓋率、更強的溝槽填充能力，以及更精準(zhǔn)的膜厚控制。

4）更好的薄膜界面性能控制要求設(shè)備具備更高的設(shè)備集成整合度，可以完成一個應(yīng)用模塊的工藝

封裝工藝及設(shè)備

電子產(chǎn)品制造過程包括半導(dǎo)體器件制造和整機系統(tǒng)組裝，以圓片切割成芯片為界，通常分為前道工序和后道工序。后道工序包括芯片封裝和器件組裝過程

封裝和組裝可分為4級，即芯片級封裝（0級封裝）、元器件級封裝（1級封裝）、板卡級組裝（2級封裝）和整機組裝（3級封裝）。通常將0級和1級封裝稱為電子封裝，而將2級和3級封裝稱為電子組裝。電子封裝是對芯片進行安放、固定、密封、保護并增強電熱性能，將芯片內(nèi)部I/O通過引線或凸點與封裝外殼的引腳連接，或者將多個芯片有效、可靠地互連。隨著集成電路性能越來越先進，其技術(shù)指標(biāo)也越來越高，芯片面積與封裝面積的比率越來越趨近于1，適用概率和耐溫性能也越來越高，引腳數(shù)增加，引腳間距縮小，重量減輕，可靠性提高，使用更加方便。

1）在0級封裝階段，為了實現(xiàn)圓片的測試、減薄、劃切工藝，與之對應(yīng)的主要封裝設(shè)備有圓片探針臺、圓片減薄機（圓片厚度變薄的設(shè)備，目前主要生產(chǎn)廠家有日本Disco公司和日本的東京精密）、砂輪和激光切割機等。

2）在1級封裝階段，為了實現(xiàn)芯片的互連與封裝工藝，與之對應(yīng)的主要封裝設(shè)備有粘片機（粘片采用的鍵合材料有很多種，包括導(dǎo)電環(huán)氧樹脂、金屬焊料等）、引線鍵合機（以導(dǎo)電引線連接封裝內(nèi)部芯片焊區(qū)和引腳的焊接工藝，它是保證集成電路最終電氣、光學(xué)、熱學(xué)和力學(xué)性能的關(guān)鍵環(huán)節(jié)）、芯片倒裝機、塑封機、切筋成型機、引線電鍍機和激光打標(biāo)機等。

3）在2級封裝階段，為了實現(xiàn)PCB組裝工藝，與之對應(yīng)的主要封裝設(shè)備有焊膏涂覆設(shè)備、絲網(wǎng)印刷機、點膠機、貼片機、回流爐、波峰焊機、清洗機、自動光學(xué)檢測設(shè)備等

隨著技術(shù)的發(fā)展，插裝型封裝（如DIP）所占的市場份額逐漸萎縮，而倒裝芯片封裝（Flip Chip）、扇出型封裝（Fan-out）、圓片級封裝（Wafer Level Pack-age，WLP）、系統(tǒng)級封裝（System in Package，SiP）和三維（3D）封裝等先進封裝技術(shù)逐漸成為主流