FPGA 可視為可編程邏輯陣列（PAL PLD...）一類可編程邏輯器件基礎(chǔ)上新一代，為半定制專用集成電路（ASIC）量身打造，降本提能。好比一塊電路實(shí)驗(yàn)板被放在一塊芯片里，根據(jù)需要改變FPGA內(nèi)部邏輯塊和連接來實(shí)現(xiàn)不同功能。

兩家比較有名的帶軟件工具的可編程邏輯技術(shù)的PFGA開發(fā)公司： Xilinx公司開發(fā)了首款FPGA ，Altera公司（現(xiàn)已被Intel公司收購），前者偏高端，后者偏向低端市場。國外一些開發(fā)FPGA的公司會(huì)生產(chǎn)成本低的FPGA，但邏輯編寫能力差些，現(xiàn)今國內(nèi)企業(yè)比較常見的做法是購買來二次開發(fā)。

起初的芯片功能比較固定，往往一臺(tái)PC需要很多芯片來實(shí)現(xiàn)功能，笨重。FPGA，更愿意看做是一個(gè)平臺(tái)，綜合嵌入式處理，數(shù)字信號處理DSP，高速串行等高端技術(shù)已應(yīng)用在很多高新科技領(lǐng)域，使得電子產(chǎn)品在功能多樣化的同時(shí)，越來越小巧輕便。

FPGA工程師，使用硬件語言Verilog /VHDL運(yùn)用EDA技術(shù)（工具類軟件很多可以電路設(shè)計(jì) 仿真 分析...）完成產(chǎn)品設(shè)計(jì) （前者更靈活在企業(yè)中應(yīng)用多些，后者在仿真方面方便，適合做新人學(xué)習(xí)語言，兩者與C語言有共通性），電源管理，模塊配置 ，調(diào)試... 歸到最后，F(xiàn)PGA做久了都落到算法上，邏輯搭建的基礎(chǔ)如何取決于一個(gè)工程師的思維。

產(chǎn)品性能高低決定了FPGA邏輯設(shè)計(jì)思路的差異。對于低速，普通的FPGA，用ISE6（屬于EDA技術(shù)）綜合優(yōu)化即可，是不會(huì)涉及到約束設(shè)計(jì)與時(shí)序分析。而對于高速、 高性能、高密度以及多時(shí)鐘信號控制的邏輯設(shè)計(jì)，就使用高端些的FPGA了，僅靠 ISE 6 的優(yōu)化處理不夠，比如軍品中的通信信號，雷達(dá)信號，控制信號，圖像信號，語音信號等，需要確定高速信號的路徑，往往反復(fù)分析調(diào)試，多次迭代，解決沖突。