IC（Integrated Circuit，集成電路）是電子元件，它將大量微小的電子器件（大部分是晶體管）放在一塊半導(dǎo)體材料上（通常是硅）集成并互連在一起。許多這樣的電路在一片直徑為200mm或300mm的薄半導(dǎo)體晶圓上同時(shí)制造，之后它們被分割分開成為裸片（die）。通常裸片的尺寸從一個(gè)釘頭大小到一枚較大的郵票不等。大多數(shù)IC用密封包封裝起來(lái)，然后焊接到PCB（Printed Circuit Board）上。
芯片尺寸是設(shè)計(jì)復(fù)雜度一個(gè)很差的度量指標(biāo)，因?yàn)殡娐返膸缀纬叽珉S著工藝、制造深度和設(shè)計(jì)風(fēng)格變化非常大。晶體管數(shù)量是一個(gè)好得多的指標(biāo)，但跨邏輯系列比較時(shí)會(huì)產(chǎn)生問(wèn)題。
GE（Gate Equivalent，等效門）試圖在描述設(shè)計(jì)的硬件復(fù)雜度時(shí)不受實(shí)際的電路形式和制造技術(shù)的影響。一個(gè)GE代表一個(gè)兩輸入的與非門（NAND），并對(duì)應(yīng)著靜態(tài)CMOS中的4個(gè)MOSFET。一個(gè)觸發(fā)器大致需要7個(gè)左右的GE。存儲(chǔ)器電路根據(jù)存儲(chǔ)容量用位數(shù)衡量，根據(jù)命名慣例的GE和存儲(chǔ)器容量如下所示：
不過(guò)這種分類方法比較粗糙，它將一位存儲(chǔ)量等于一個(gè)GE。同時(shí)需要注意的是，電路復(fù)雜度不是有點(diǎn)，工程師需要盡可能找到簡(jiǎn)單和精致的解決方案，并有效率地、可靠地滿足給定的功能規(guī)格。
1. 不同的觀察視角
1.1 市場(chǎng)視角
1. 通用IC
通用IC的功能要么特別簡(jiǎn)單，要么非常通用。例如門電路、觸發(fā)器、計(jì)數(shù)器、RAM、ROM、微處理器以及大多數(shù)DSP。
2. 專用集成電路
專用集成電路（Application-Specificic Integrated Circuit， ASIC）在確定規(guī)格和設(shè)計(jì)時(shí)考慮了特定的用途、設(shè)備或處理算法。
當(dāng)今的高度集成ASIC更加復(fù)雜，包含了專門的數(shù)據(jù)或信號(hào)處理任務(wù)的功能強(qiáng)大的系統(tǒng)或子系統(tǒng)。片上系統(tǒng)（System-on-a-Chip，SoC）這個(gè)詞就是反應(yīng)這個(gè)發(fā)展的。制造總成本、性能、小型化和能量效率是選擇ASIC的關(guān)鍵原因。
1.2 生產(chǎn)的視角
1. 全定制IC
集成電路是通過(guò)指定多層半導(dǎo)體材料、金屬和絕緣材料的圖形制造的。在全定制IC中，所有這些層都是根據(jù)用戶的規(guī)格指定圖形的。
2. 半定制IC
只有一小部分制造掩膜是每個(gè)設(shè)計(jì)獨(dú)有的。用戶定制化從預(yù)處理過(guò)的晶圓開始，這些晶圓大量預(yù)制造但是基本上未確定具體用途的基本元件，如晶體管或邏輯門。
3. 現(xiàn)場(chǎng)可編程邏輯
不用制造專門的版圖結(jié)構(gòu)，一個(gè)通用部件能夠完全通過(guò)電學(xué)方法呈現(xiàn)用戶定義的電路結(jié)構(gòu)。FPL（Field-Programmable Logic，現(xiàn)場(chǎng)可編程邏輯）可以看做是一種“軟硬件”。
1.3 設(shè)計(jì)工程師的視角
1. 手工版圖
在這種設(shè)計(jì)方式中，一個(gè)IC或它的某個(gè)子模塊通過(guò)在版圖層次描述單個(gè)晶體管、導(dǎo)線和其他電路元件被輸入到CAD數(shù)據(jù)庫(kù)中。
2. 通過(guò)電路圖輸入的基于單元的設(shè)計(jì)
這里的設(shè)計(jì)描述是畫出電路的結(jié)構(gòu)圖，其中的子功能（大部分是邏輯門）是實(shí)例化的并用導(dǎo)線互連。其中涉及到一些概念：
標(biāo)準(zhǔn)單元：很小但很通用的構(gòu)建模塊，如邏輯門、鎖存器、觸發(fā)器、多路選擇器等，有預(yù)先確定的版圖和確定的電學(xué)特性。
巨單元（megacell）也和一個(gè)立即可用的版圖一起提供，與標(biāo)準(zhǔn)單元的區(qū)別在于更大的尺寸和更高的復(fù)雜度。典型的例子包括微處理器核以及外圍設(shè)備，例如直接存儲(chǔ)訪問(wèn)器、各種串行和并行通信接口、定時(shí)器、A/D和D/A轉(zhuǎn)換器等。用巨單元和微機(jī)或ASIC拼接在一起是很理想的，只需要相對(duì)很少的工作量。典型的應(yīng)用領(lǐng)域包括通信設(shè)備、汽車設(shè)備、儀器儀表和控制系統(tǒng)。
宏單元：它們的版圖根據(jù)設(shè)計(jì)者的規(guī)格基于每個(gè)案例的情況唄組合匯編，如ROM和RAM。
3. 自動(dòng)電路綜合
這里的設(shè)計(jì)入口層次是整個(gè)芯片或其中主要子模塊的形式化描述。大多數(shù)這種綜合模型都是用文本編輯器建立的，都是用HDL（Hardware Description Language）寫成的。
4. 使用虛擬元件設(shè)計(jì)
本質(zhì)上是一個(gè)HDL綜合包，其他設(shè)計(jì)人員可以將其集成到自己的IC里。例如ARM提供的處理器IP。
1.4 商業(yè)的視角
最后一個(gè)問(wèn)題是商業(yè)公司如何參與到IC設(shè)計(jì)和生產(chǎn)中？
集成器件制造商：指不僅設(shè)計(jì)和銷售芯片，也運(yùn)營(yíng)自己的晶圓處理線（也成為晶圓廠）的公司。
無(wú)晶圓廠供應(yīng)商：公司自己開發(fā)和銷售專有的半導(dǎo)體器件，但把它們的生產(chǎn)轉(zhuǎn)包給獨(dú)立的晶圓代工廠。
晶圓代工廠：指運(yùn)營(yíng)完整的晶圓處理線和為其他公司提供制造服務(wù)的公司；
虛擬元件供應(yīng)商：無(wú)晶圓廠公司業(yè)務(wù)是開發(fā)綜合包并把它們授權(quán)給其他公司以集成到他們的IC里。
2. 數(shù)字VLSI設(shè)計(jì)流程
根據(jù)不同的抽象層次，不同的設(shè)計(jì)階段完成的事情在表中列出。
從行為視角看，我們只關(guān)心電路或系統(tǒng)的功能，而不關(guān)心實(shí)際上是如何構(gòu)建的。最重要的是輸出對(duì)過(guò)去的和現(xiàn)在的輸入的依賴關(guān)系，輸入數(shù)據(jù)、輸出數(shù)據(jù)和某個(gè)時(shí)鐘信號(hào)的時(shí)序關(guān)系也是感興趣的。
從結(jié)構(gòu)的視角看待電子電路，我們關(guān)心的是連接性，就是關(guān)于構(gòu)成電路的構(gòu)建模塊和它們是如何互相連接的。對(duì)于某個(gè)給定的行為級(jí)規(guī)則，幾乎總是有可能提出超過(guò)一個(gè)網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)它。結(jié)構(gòu)化視圖的選擇通常在電路復(fù)雜度、性能、能量效率和其他實(shí)際興趣的特性方面各有不同。
VLSI設(shè)計(jì)的主要階段
系統(tǒng)級(jí)設(shè)計(jì)：這一階段比其余任何階段對(duì)最終結(jié)果的影響都要大。
——確定系統(tǒng)要有的功能、運(yùn)行環(huán)境和期望特性（性能、功率、外形尺寸、成本等方面）；
——將系統(tǒng)功能劃分為子任務(wù)；
——探索可選的軟件和硬件折中；
——為所有的主要構(gòu)建模塊決定是設(shè)計(jì)還是購(gòu)買；
——決定數(shù)據(jù)交換接口和協(xié)議；
——決定數(shù)據(jù)格式、運(yùn)行模式和異常處理過(guò)程等；
——從行為視角出發(fā)，定義、建模、評(píng)估和細(xì)化改進(jìn)各種不同的子任務(wù)。
算法設(shè)計(jì)：用一系列計(jì)算滿足之前定義的數(shù)據(jù)或信號(hào)處理的需求，由于它們是在硬件里實(shí)現(xiàn)，因此效率更高。
——提出很多合適的算法或計(jì)算范式；
——降低計(jì)算負(fù)荷及存儲(chǔ)需求；
——在計(jì)算復(fù)雜度和精度之間找到可接受的折中；
——分析并抑制有限字長(zhǎng)計(jì)算的效應(yīng)；
——決定數(shù)據(jù)表示方案；
——評(píng)估各種選擇并挑選出最合適眼前情況的選擇；
——量化所需的最小計(jì)算資源（存儲(chǔ)器、字寬、算術(shù)及邏輯操作，以及它們出現(xiàn)的頻率）。
架構(gòu)設(shè)計(jì)：決定必需的硬件資源并組織它們，在目標(biāo)應(yīng)用規(guī)定的性能、成本、功率和其他約束情況下實(shí)現(xiàn)已知的計(jì)算算法。它們提出的硬件排列必須描述未來(lái)電路的基本結(jié)構(gòu)特性，但是同時(shí)從實(shí)現(xiàn)細(xì)節(jié)抽象出來(lái)。構(gòu)架設(shè)計(jì)還意味著選擇目標(biāo)工藝和考慮它的潛力和限制。
架構(gòu)設(shè)計(jì)從電路功能的相當(dāng)抽象的概念開始，并逐漸發(fā)展到更詳細(xì)的描述。這個(gè)過(guò)程有兩個(gè)子階段，也就是高層次架構(gòu)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì)。前一個(gè)階段包括以下的內(nèi)容：
——根據(jù)硬件實(shí)現(xiàn)劃分計(jì)算任務(wù)；
——安排不同子任務(wù)間的相互作用；
——決定硬件資源來(lái)分配每個(gè)子任務(wù)；
——定義數(shù)據(jù)通路和控制器；
——決定片外RAM、片上RAM和寄存器；
——決定通信拓?fù)浣Y(jié)構(gòu)和協(xié)議（并行、串行）；
——決定硬件提供多大的并行度；
——決定在哪里選擇流水線和流水線深度；
——決定電路類型、制造技術(shù)和生產(chǎn)工藝；
——確定設(shè)計(jì)的抽象層次和要使用的單元庫(kù)；
——獲得電路規(guī)模和成本的初步評(píng)估。
結(jié)果用一張高層次模塊圖描述，包含了數(shù)據(jù)通路、控制器、存儲(chǔ)器、接口以及關(guān)鍵信號(hào)。初步的布局規(guī)劃也已經(jīng)建立了。架構(gòu)的驗(yàn)證通常要用仿真，每個(gè)主要的構(gòu)建模塊用它自己的行為模型表示。
接下來(lái)的工作要進(jìn)行更詳細(xì)RTL（寄存器傳輸級(jí)）設(shè)計(jì)，電路由純組合邏輯互連的一組存儲(chǔ)單元模擬。這個(gè)設(shè)計(jì)階段的相關(guān)內(nèi)容包括以下幾點(diǎn)：
——如何實(shí)現(xiàn)算術(shù)和邏輯單元（比如行波進(jìn)位、超前進(jìn)位、進(jìn)位選擇）；
——使用硬連接還是微代碼實(shí)現(xiàn)控制器；
——何時(shí)使用ROM；
——在哪個(gè)時(shí)鐘周期執(zhí)行什么運(yùn)算（調(diào)度）；
——在哪個(gè)處理單元執(zhí)行什么運(yùn)算（綁定）；
——在哪里插入流水線寄存器等；
——如何在寄存器之間平衡組合邏輯深度；
——采用什么時(shí)鐘方案；
——使用多少時(shí)間間隔作為頻率基本時(shí)鐘周期；
——在哪里使用雙向或單向主線，在哪里使用三態(tài)總線驅(qū)動(dòng)器而不是多路選擇器；
——用什么測(cè)試方案來(lái)確?？尚行裕?/p>
——如何初始化電路。
RTL設(shè)計(jì)的結(jié)構(gòu)是一組更詳細(xì)的圖，包含所有的寄存器、存儲(chǔ)器和組合邏輯的主要模塊。
參考文獻(xiàn)
Kaeslin, Hubert. Digital integrated circuit design : from VLSI architectures to CMOS fabrication = 數(shù)字集成電路設(shè)計(jì)[M]. 人民郵電出版社, 2010.
