PCI Express提供高速、高性能、點(diǎn)到點(diǎn)、雙單工、串行、差分信號鏈路來互連設(shè)備。

PCI Express每條鏈路點(diǎn)對點(diǎn)的互連，即一條鏈路相當(dāng)于之掛一個(gè)設(shè)備的總線。

PCI Express接口的開發(fā)方法：

1. ? ?采用可編程邏輯器件

用符合PCI Express總線規(guī)范的FPGA來做

2. ? ?采用專用接口芯片

采用PCI Express總線專用接口芯片。

----不需要過多理解總線的詳細(xì)工作原理降和接口芯片的構(gòu)造，只需集中于整個(gè)硬件系統(tǒng)設(shè)計(jì)

PCI Express總線特點(diǎn)

1. ? ?點(diǎn)對點(diǎn)連接方式

—提高傳輸速率

2. ? ?串行傳輸方式

---使用“電壓差動(dòng)式信號傳輸”，即兩條線路，一相互間的電壓差作為邏輯“0”“、1”表示。每兩條線路組成一個(gè)通路（lane），每個(gè)通路的理論傳送速率為2.5Gbit/s，實(shí)際中可以有兩個(gè)傳送通路，分為上行和下行，這樣PCI Express就可以工作在雙工狀態(tài)下，能提供更高的傳輸速率和質(zhì)量。

3. ? ?高速率傳輸-

--PCI Express分為X1、X2、X4、X8、X16和X32幾種形式(X1表示1條數(shù)據(jù)通道、X2表示2條數(shù)據(jù)線，···)。PCI Express 16通道具有2.5Gb*16/8=5Gb/s帶寬，但由于采用8b/10b編碼，實(shí)際上有效帶寬為4GB/s（扣除20%的植入時(shí)鐘信號）

4. ? 熱插拔的支持（需主板支持）

5. ? 良好兼容性

PCI-E設(shè)備的復(fù)位方式

總線規(guī)定了兩大類復(fù)位方式：傳統(tǒng)復(fù)位（Convertional Reset）；FLR（Function-Level Reset）

傳統(tǒng)復(fù)位有cold、warm、hot reset三種方式。

A、cold reset：PCIE上電時(shí)系統(tǒng)通過RESET腳進(jìn)行復(fù)位，可類似理解為硬復(fù)位；

B、warm rest：類似看門狗，在系統(tǒng)上電運(yùn)行后，通過看門狗等方式對PCIe進(jìn)行復(fù)位，屬于全局復(fù)位，復(fù)位后PCIe設(shè)備重新啟動(dòng)運(yùn)行；

C、 hot reset：使用軟件對PCIe設(shè)備進(jìn)行復(fù)位，如系統(tǒng)軟件對Bridge Control Register某位置1，該橋片對PCIe設(shè)備進(jìn)行復(fù)位

FLR：與傳統(tǒng)方式的區(qū)別舉例，當(dāng)PCIe網(wǎng)卡的某個(gè)功能模塊“與網(wǎng)絡(luò)部分相關(guān)”的邏輯需要復(fù)位，而傳統(tǒng)方式（cold、warm、hot reset）不能做到局部復(fù)位，而FLR方式可以。

總線信號

1. ? 電源信號

PCIe提供兩種電源 Vcc和Vaux，其額定電壓為3.3V

其中，Vcc為主電源，主要邏輯模塊的供電電源均為Vcc；而一些電源管理相關(guān)的邏輯使用和一些特殊的寄存器使用Vaux供電

使用Vaux的主要原因是為了降低功耗和縮短系統(tǒng)恢復(fù)時(shí)間。Vaux在多數(shù)情況下不會(huì)被移除。

2. ? ?PERST#信號

全局復(fù)位信號，由處理器系統(tǒng)提供，處理器系統(tǒng)為PCIe插槽和PCIe設(shè)備提供該復(fù)位信號。PCIe使用該信號復(fù)位內(nèi)邏輯。當(dāng)該信號有效時(shí)，PCIe設(shè)備將進(jìn)行復(fù)位操作。

3. ? ?PEFCLK+和PEFCLK-信號

PCIe設(shè)備和PCIe插槽都具有PEFCLK+和PEFCLK-信號，其中PCIe插槽使用這組信號與處理器系統(tǒng)同步。

在一個(gè)處理系統(tǒng)中，通常采用專用邏輯向PCIe插槽提供PEFCLK+和PEFCLK-信號。其中100MHZ的時(shí)鐘由晶體提供，并經(jīng)過“一推過”的差分時(shí)鐘驅(qū)動(dòng)器生成多個(gè)同相位的時(shí)鐘源，與PCIe插槽一一對應(yīng)連接。

PCIe插槽需要使用參考時(shí)鐘，其頻率范圍為100MHZ±300ppm。處理器系統(tǒng)需要為每一個(gè)PCIe插槽、MCH、ICH、和Switch提供參考時(shí)鐘，并要求在一個(gè)處理器系統(tǒng)中，時(shí)鐘驅(qū)動(dòng)器產(chǎn)生的參考時(shí)鐘到每一個(gè)PCIe插槽（MCH、ICH、和Switch）的距離差在15英寸以內(nèi)。即，不同PCIe插槽間的PEFCLK+和PEFCLK-信號傳送延時(shí)差約為2.5ns。

在一個(gè)處理器系統(tǒng)中，如果使用PCIe鏈路進(jìn)行機(jī)箱到機(jī)箱間的互連，因?yàn)閰⒖紩r(shí)鐘可以異步設(shè)置，機(jī)箱到機(jī)箱之間進(jìn)行數(shù)據(jù)傳送時(shí)僅需要差分信號線即可，而不需要參考時(shí)鐘，從而降低了連接難度。

4. ? WAKE#信號

當(dāng)PCIe設(shè)備進(jìn)入休眠狀態(tài)，主電源已經(jīng)停止供電時(shí)，PCIe設(shè)備使用該向處理器系統(tǒng)提交喚醒請求，使處理器系統(tǒng)重新為該P(yáng)CIe設(shè)備提供主電源Vcc。在PCIe總線中，WAKE#信號時(shí)可選的，因此使用WAKE#信號喚醒PCIe設(shè)備的機(jī)制也是可選的。產(chǎn)生該信號的硬件邏輯必須使用輔助電源Vaux供電。

PCIe設(shè)備處理使用WAKE#信號實(shí)現(xiàn)喚醒功能外，還可以使用beacon信號實(shí)現(xiàn)喚醒功能。與WAKE#信號實(shí)現(xiàn)喚醒功能不同，beacon使用in-band信號，即差分信號D+和D-實(shí)現(xiàn)喚醒功能。

5. ? SMCLK和SMDAT信號

6. ? JTAG信號

主要用于芯片內(nèi)部測試

7. ? ?PRSNT1#和PRSNT2#信號

與PCIe設(shè)備的熱插拔相關(guān)。

在基于PCIe總線的add-in卡中，PRSNT1#和PRSNT2#信號直接相連；而在處理器主板中，PRSNT1#信號接地，而PRSNT2#信號通過上拉電阻接為高。