1 總體設(shè)計(jì)方案
1.1 測量方案比較與選擇
1）測周法：使用“測周法”測量輸入信號(hào)的頻率，在數(shù)字電路中可以利用被測信號(hào)的邊沿來向電路內(nèi)部提供一個(gè)閘門時(shí)間，在閘門時(shí)間內(nèi)對(duì)系統(tǒng)內(nèi)部提供的標(biāo)準(zhǔn)高頻時(shí)鐘信號(hào)的邊沿進(jìn)行計(jì)數(shù)。若被測信號(hào)的頻率為 ，標(biāo)準(zhǔn)高頻時(shí)鐘信號(hào)的頻率為 ，測量所得計(jì)數(shù)值為 ，則可以根據(jù)公式(1)得到被測信號(hào)頻率。
時(shí)序圖如圖1.1.1所示：
2）計(jì)數(shù)法：使用“計(jì)數(shù)法”測量輸入信號(hào)的頻率，即通過系統(tǒng)內(nèi)部給一個(gè)固定閘門時(shí)間，在閘門時(shí)間內(nèi)用計(jì)數(shù)器對(duì)被測信號(hào)的邊沿進(jìn)行計(jì)數(shù)。若被測信號(hào)的頻率為 ，內(nèi)部閘門時(shí)間為T，測量所得計(jì)數(shù)值為 ，則可以根據(jù)公式(2)得到被測信號(hào)頻率。
時(shí)序圖如圖1.1.2所示：
因?yàn)樵跀?shù)字電路中使用中小規(guī)模邏輯器件構(gòu)建多位除法器電路十分困難，故選擇計(jì)數(shù)法來測量被測信號(hào)的頻率。通過設(shè)置內(nèi)部閘門時(shí)間T為1s，計(jì)數(shù)器在閘門時(shí)間內(nèi)的計(jì)數(shù)值 即為被測信號(hào)的頻率值。
1.2 系統(tǒng)整體設(shè)計(jì)方案
根據(jù)設(shè)計(jì)要求，數(shù)字頻率計(jì)最高需測量100kHz的TTL電平信號(hào)，故數(shù)字頻率計(jì)系統(tǒng)通過邏輯控制電路給計(jì)數(shù)器芯片提供1s閘門時(shí)間的計(jì)數(shù)信號(hào)，在1s計(jì)數(shù)完成之后鎖存計(jì)數(shù)器所得到的計(jì)數(shù)值，并且通過譯碼器譯碼完成后通過數(shù)碼管顯示出來。鎖存完成之后再向計(jì)數(shù)器提供清零信號(hào)，然后計(jì)數(shù)器再開始下一次的測量，系統(tǒng)整體設(shè)計(jì)框圖如圖1.2.1所示。
2. 模塊電路的設(shè)計(jì)與仿真
2.1 時(shí)基電路
2.1.1 電路原理
時(shí)基電路是由555定時(shí)器構(gòu)成的多諧振蕩器，電路原理圖如圖2.1.1所示。在接通電源之后，若此時(shí)555定時(shí)器的放電三極管T未導(dǎo)通，則電容C1通過電阻R1、R2進(jìn)行充電，此時(shí)電路輸出高電平。當(dāng)電容C1上的電壓達(dá)到 時(shí)，電路輸出高電平，同時(shí)放電三極管T導(dǎo)通，電容C1通過電阻R2放電，電路輸出低電平。當(dāng)電容C1上電壓下降至 時(shí)，電路輸出翻轉(zhuǎn)為高電平，同時(shí)放電三極管T截止，電路周而復(fù)始的工作，產(chǎn)生時(shí)基信號(hào)。
![圖2.1.1 時(shí)基電路原理圖]
時(shí)基信號(hào)的高電平時(shí)間由電容充電時(shí)間決定，其計(jì)算公式如下：
時(shí)基信號(hào)的低電平時(shí)間由電容充電時(shí)間決定，其計(jì)算公式如下：
2.1.2 Protues仿真
使用模擬示波器測量時(shí)基電路輸出的時(shí)基信號(hào)，示波器測量結(jié)果如圖2.1.2所示。根據(jù)示波器測量結(jié)果，時(shí)基信號(hào)的高電平時(shí)間約為1s，低電平時(shí)間約為120ms，時(shí)基信號(hào)滿足設(shè)計(jì)要求。
![圖2.1.2 示波器仿真結(jié)果]
2.2 計(jì)數(shù)模塊電路
2.2.1 電路原理
根據(jù)設(shè)計(jì)要求，需測量100kHz的信號(hào)，使用計(jì)數(shù)法計(jì)數(shù)時(shí)，計(jì)數(shù)模塊最低需在1s內(nèi)可以計(jì)100k個(gè)邊沿脈沖。且因?yàn)轱@示模塊為數(shù)碼管，為了讓數(shù)碼管方便顯示，故每一個(gè)計(jì)數(shù)器芯片都應(yīng)設(shè)計(jì)為模十計(jì)數(shù)器，同時(shí)為6個(gè)模十計(jì)數(shù)器級(jí)聯(lián)才能符合設(shè)計(jì)要求。但是當(dāng)計(jì)數(shù)模塊為6個(gè)計(jì)數(shù)器級(jí)聯(lián)時(shí)，若采用同步計(jì)數(shù)器，則可能會(huì)使得計(jì)數(shù)脈沖的負(fù)載加重，故選擇采用異步十進(jìn)制計(jì)數(shù)器芯片74LS90，其芯片的功能表如表2.2.1所示。
根據(jù)芯片功能表，當(dāng)R9(1)、R9(2)保持低電平時(shí)，可以通過控制R0(1)、R0(2)兩個(gè)引腳的電平高低來控制計(jì)數(shù)器工作狀態(tài)。故通過邏輯控制電路向計(jì)數(shù)模塊輸入計(jì)數(shù)/清零信號(hào)，當(dāng)該信號(hào)為高電平時(shí)，計(jì)數(shù)器計(jì)數(shù)。當(dāng)該信號(hào)為低電平時(shí)，計(jì)數(shù)器清零。為了實(shí)現(xiàn)計(jì)數(shù)器之間的級(jí)聯(lián)，將低位計(jì)數(shù)器的Q4輸出端接至高位計(jì)數(shù)器的CKA輸入端。當(dāng)?shù)臀挥?jì)數(shù)器的計(jì)數(shù)狀態(tài)Q0Q1Q2Q3從1001變?yōu)?000即計(jì)數(shù)值從9變?yōu)?時(shí)，Q4會(huì)產(chǎn)生一個(gè)下降沿信號(hào)輸入到高位計(jì)數(shù)器的CKA端，實(shí)現(xiàn)了低位計(jì)數(shù)器向高位計(jì)數(shù)器的進(jìn)位功能。計(jì)數(shù)模塊電路圖如圖2.2.2所示。
2.2.2 Protues仿真
給電路加上計(jì)數(shù)/清零信號(hào)和被測信號(hào)后，使用邏輯分析儀去測量其中一個(gè)計(jì)數(shù)器芯片的輸出，其輸出結(jié)果如圖2.2.3所示，其中A0-A3分別對(duì)應(yīng)著計(jì)數(shù)器芯片的四個(gè)輸出端Q0-Q3，A4為計(jì)數(shù)/清零信號(hào)。根據(jù)測量結(jié)果，計(jì)數(shù)器能夠在計(jì)數(shù)信號(hào)有效時(shí)正常計(jì)數(shù)，在清零信號(hào)有效時(shí)保持清零狀態(tài)。
2.3 譯碼顯示模塊電路
2.3.1 電路原理
根據(jù)設(shè)計(jì)方案，譯碼顯示模塊需完成對(duì)計(jì)數(shù)器的計(jì)數(shù)結(jié)果進(jìn)行鎖存、譯碼并且通過數(shù)碼管顯示出來。為了減少芯片數(shù)量，故選擇自帶鎖存功能的譯碼器芯片CD4511，CD4511的功能表如表2.3.1所示。
根據(jù)CD4511功能表，數(shù)碼管應(yīng)選擇共陰極數(shù)碼管。邏輯控制電路給譯碼顯示模塊輸入鎖存譯碼信號(hào)，即CD4511芯片的 和 始終保持著接高電平，給芯片的LE端輸入譯碼顯示信號(hào)。當(dāng)譯碼顯示信號(hào)為高電平時(shí)，譯碼顯示模塊鎖存在上一個(gè)LE=0時(shí)的狀態(tài)，顯示在高電平來臨之前的狀態(tài)，當(dāng)譯碼顯示信號(hào)為低電平時(shí)，譯碼顯示模塊就會(huì)實(shí)時(shí)刷新顯示狀態(tài)。譯碼顯示模塊電路圖如圖2.3.2所示。
2.4 閘門電路
2.4.1 電路原理
閘門電路需根據(jù)閘門信號(hào)來控制被測信號(hào)是否能夠輸入到計(jì)數(shù)模塊。當(dāng)閘門信號(hào)為高電平時(shí)，被測信號(hào)能夠正常地通過閘門電路輸入到計(jì)數(shù)模塊，而當(dāng)閘門信號(hào)為低電平時(shí)，被測信號(hào)被閘門阻礙，無法通過閘門電路。
根據(jù)閘門電路的設(shè)計(jì)要求，可以采用二輸入與非門來實(shí)現(xiàn)閘門信號(hào)對(duì)被測信號(hào)是否輸入到計(jì)數(shù)模塊的控制。如表2.4.1為四2輸入與非門74LS00的功能表。若閘門信號(hào)輸入到與非門的A端，被測信號(hào)輸入到與非門的B端，根據(jù)其功能表可知，當(dāng)閘門信號(hào)為高電平時(shí)，閘門電路的輸出信號(hào)與被測信號(hào)反相，當(dāng)閘門信號(hào)為低電平時(shí)，閘門電路的輸出信號(hào)一直保持高電平，阻礙被測信號(hào)輸入計(jì)數(shù)模塊。閘門電路的電路圖如圖2.4.2所示。
2.4.2 Protues仿真
向閘門電路輸入閘門信號(hào)和被測信號(hào)，使用模擬示波器觀察輸出信號(hào)與兩個(gè)輸入信號(hào)的波形圖，如圖2.4.3所示。
如圖所示，第一個(gè)信號(hào)為閘門電路輸出信號(hào)，第二個(gè)為被測信號(hào)，第三個(gè)為閘門信號(hào)。當(dāng)閘門信號(hào)為高電平時(shí)，被測信號(hào)能夠正常地通過閘門電路輸出到計(jì)數(shù)模塊，當(dāng)閘門電路為低電平時(shí)，閘門電路輸出保持為高電平，導(dǎo)致被測信號(hào)無法傳輸?shù)接?jì)數(shù)模塊，滿足設(shè)計(jì)要求。
2.5 邏輯控制電路
2.5.1 電路原理
根據(jù)設(shè)計(jì)方案，邏輯電路需要根據(jù)輸入的時(shí)基信號(hào)，通過邏輯電路來產(chǎn)生控制計(jì)數(shù)模塊的清零信號(hào)和控制譯碼顯示模塊的鎖存信號(hào)，以此來實(shí)現(xiàn)數(shù)字頻率計(jì)的自動(dòng)測量和刷新功能。
譯碼顯示模塊需要通過邏輯控制電路產(chǎn)生一個(gè)譯碼信號(hào)來實(shí)現(xiàn)對(duì)譯碼顯示模塊的鎖存數(shù)據(jù)和刷新數(shù)據(jù)的功能。譯碼信號(hào)是在計(jì)數(shù)模塊測量完成之后，在清零信號(hào)有效之前進(jìn)行鎖存當(dāng)前測量結(jié)果的數(shù)據(jù)，根據(jù)CD4511的功能表， 鎖存信號(hào)是高電平有效，即在高電平時(shí)譯碼器對(duì)高電平來臨之前的輸入信號(hào)進(jìn)行鎖存并保持，在低電平時(shí)鎖存失效，即根據(jù)輸入信號(hào)的變化實(shí)時(shí)刷新輸出信號(hào)。在邏輯控制電路內(nèi)，為了讓其基于時(shí)基信號(hào)產(chǎn)生鎖存信號(hào)，采用了555構(gòu)成的不可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器。
單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)是電路有一個(gè)穩(wěn)定狀態(tài)和一個(gè)暫穩(wěn)狀態(tài)。在觸發(fā)信號(hào)作用下，電路將由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，但是暫穩(wěn)態(tài)是一個(gè)不能長久保持的狀態(tài)，由于電路中RC延時(shí)環(huán)節(jié)的作用，經(jīng)過一段時(shí)間后，電路會(huì)自動(dòng)返回到穩(wěn)態(tài)，并在輸出端獲得一個(gè)脈沖寬度為 的矩形波。在單穩(wěn)態(tài)觸發(fā)器中，輸出的脈沖寬度 ，就是暫穩(wěn)態(tài)的維持時(shí)間，其長短取決于電路中電阻R和電容C的參數(shù)值。
由555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器電路及工作波形如圖2.5.2所示。圖中R，C為外接定時(shí)元件，輸人的觸發(fā)信號(hào) 接在555的低電平觸發(fā)端（2腳）。穩(wěn)態(tài)時(shí)，輸出 為低電平，即無觸發(fā)器信號(hào)（ 為高電平）時(shí)，電路處于穩(wěn)定狀態(tài)且輸出低電平。在 的負(fù)脈沖作用下，低電平觸發(fā)端得到低于 ，輸出 為高電平，放電三級(jí)管T截止，電路進(jìn)入了暫穩(wěn)態(tài)，定時(shí)開始。在暫穩(wěn)態(tài)期間，電源→R→C→地，實(shí)現(xiàn)對(duì)電容的充電，充電時(shí)間常數(shù)T＝RC， 按指數(shù)規(guī)律上升。當(dāng)電容兩端電壓 上升到 后，6端為高電平，輸出 變?yōu)榈碗娖剑烹娙龢O管T導(dǎo)通，定時(shí)電容C充電結(jié)束，即暫穩(wěn)態(tài)結(jié)束。電路恢復(fù)到穩(wěn)態(tài) 為低電 平的狀態(tài)。當(dāng)?shù)诙€(gè)觸發(fā)脈沖到來時(shí)，又重復(fù)上述過程。
根據(jù)上述555單穩(wěn)態(tài)觸發(fā)器電路原理， 從零電平上升到 的時(shí)間就是輸出電壓 的脈寬 ，其計(jì)算公式如公式5所示。
邏輯控制電路的原理圖如圖2.5.3所示，實(shí)現(xiàn)對(duì)輸入的時(shí)基信號(hào)進(jìn)行變換，轉(zhuǎn)化為清零信號(hào)和鎖存信號(hào)。
2.5.2 Protues仿真
向邏輯控制電路輸入時(shí)基信號(hào)，使用示波器測量其輸入信號(hào)和輸出的清零信號(hào)及鎖存信號(hào)的波形圖，如圖2.5.4所示。鎖存信號(hào)在時(shí)基信號(hào)的下降沿觸發(fā)，一直持續(xù)到時(shí)基信號(hào)下一次下降沿之前才轉(zhuǎn)化為低電平，清零信號(hào)與時(shí)基信號(hào)相比較發(fā)現(xiàn)清零信號(hào)在產(chǎn)生于時(shí) 基信號(hào)的上升沿，且比較短暫，仿真結(jié)果滿足設(shè)計(jì)方案。
2.6 矩形波發(fā)生器
2.6.1 電路原理
方波發(fā)生器的電路是以555多諧振蕩器為模板，通過控制555多諧振蕩器的電阻大小和電容大小來改變輸出的矩形波的頻率。具體的555多諧振蕩器電路原理參見節(jié)2.2.1。根據(jù)設(shè)計(jì)要求，矩形波發(fā)生器的電路原理圖如圖2.6.1所示。
2.6.2 Protues仿真
使用頻率計(jì)測量矩形波發(fā)生器的輸出頻率，其最大頻率與最小頻率如圖2.6.2所示。
3 總結(jié)
3.1 問題分析
3.1.1 設(shè)計(jì)電路時(shí)遇到的問題
在設(shè)計(jì)邏輯控制電路時(shí)，原本采取的設(shè)計(jì)方案是用單穩(wěn)態(tài)觸發(fā)器通過對(duì)時(shí)基信號(hào)的觸發(fā)產(chǎn)生一個(gè)很窄的高電平脈沖信號(hào)作為清零信號(hào)，再對(duì)清零信號(hào)通過一個(gè)單穩(wěn)態(tài)觸發(fā)器產(chǎn)生一個(gè)很窄的低電平脈沖信號(hào)作為鎖存信號(hào)。這個(gè)設(shè)計(jì)方案是基于所使用單穩(wěn)態(tài)觸發(fā)器為脈沖觸發(fā)時(shí)，才可能使得單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間低于觸發(fā)信號(hào)的脈沖寬度。但是所使用的單穩(wěn)態(tài)觸發(fā)電路是由555定時(shí)器芯片為核心搭建的，而根據(jù)555定時(shí)器芯片的功能表，如表3.1.1所示，555定時(shí)器搭建的單穩(wěn)態(tài)觸發(fā)電路為電平觸發(fā)的單穩(wěn)態(tài)電路，故修改設(shè)計(jì)方案，具體方案參考節(jié)2.5.1。
3.1.2 制作電路時(shí)遇到的問題
在制作頻率計(jì)時(shí)，考慮到電路較為復(fù)雜，如果在洞洞板上搭建電路則在電路連接上會(huì)受限制，會(huì)使用大量的跳線或者杜邦線去連接電路，電路的穩(wěn)定性和可靠性比較低。故采用設(shè)計(jì)PCB制作電路板的方式去實(shí)現(xiàn)電路。
但是在設(shè)計(jì)PCB時(shí)由于經(jīng)驗(yàn)不足，在布線時(shí)將兩個(gè)不同網(wǎng)絡(luò)的線路和焊盤放的過近，導(dǎo)致所制作出來的電路板在有的地方發(fā)生了短路的現(xiàn)象，花費(fèi)了大量的時(shí)間去排查和解決短路問題。在放置數(shù)碼管與CD4511之間的限流電阻時(shí)，由于疏忽導(dǎo)致電阻的阻值不等，使得數(shù)碼管亮度不均勻。
3.2 心得體會(huì)
通過本次數(shù)字頻率計(jì)課程設(shè)計(jì)，加強(qiáng)了我在數(shù)字電路方面的認(rèn)識(shí)。在設(shè)計(jì)頻率計(jì)的電路時(shí)，通過查找資料加深了對(duì)時(shí)序電路和邏輯電路的了解，同時(shí)也學(xué)會(huì)了如何去通過查閱芯片的數(shù)據(jù)手冊(cè)來分析它的功能和建立時(shí)間、保持時(shí)間等一些參數(shù)，以此來選取符合設(shè)計(jì)功能的芯片。在電路的時(shí)序邏輯設(shè)計(jì)上，通過本次設(shè)計(jì)讓我體會(huì)到了數(shù)字電路中的時(shí)序?qū)τ谡麄€(gè)系統(tǒng)是否正常能夠工作起著決定性作用。在時(shí)基電路和邏輯控制電路的設(shè)計(jì)中所運(yùn)用的555定時(shí)器芯片搭建的不同功能的電路，讓我對(duì)與單穩(wěn)態(tài)電路和無穩(wěn)態(tài)電路有直接的體會(huì)。在仿真電路，學(xué)會(huì)了使用Protues這一款電子電路仿真軟件，并且通過虛擬示波器和邏輯分析儀去觀察和分析電路的時(shí)序邏輯。
在制作實(shí)物時(shí)，使用了EDA電路設(shè)計(jì)軟件來設(shè)計(jì)PCB和制作電路板來完成實(shí)物制作，在制作的過程中逐漸熟悉了軟件的時(shí)候和畫PCB的技巧。同時(shí)也發(fā)現(xiàn)了并非電路仿真成功電路就一定不存在問題。由于在實(shí)際電路中，各類元件的參數(shù)上的誤差和焊接上的缺陷對(duì)電路都會(huì)造成影響。而且在制作電路時(shí)一定要認(rèn)真檢查，如果一處出現(xiàn)失誤，會(huì)導(dǎo)致整個(gè)電路失去作用甚至燒壞電路。所以在制作實(shí)物時(shí)要足夠的細(xì)心去排查電路故障產(chǎn)生的原因并且去修正它。
在短短幾天的課程設(shè)計(jì)中，不僅加深了我對(duì)數(shù)字電路基礎(chǔ)知識(shí)的掌握程度，而且還讓我經(jīng)歷了一個(gè)電路從無到有的設(shè)計(jì)和制作過程，加深了對(duì)專業(yè)知識(shí)的理解，讓我對(duì)專業(yè)知識(shí)的學(xué)習(xí)有了更大的興趣和動(dòng)力。
