基礎知識
1、e：發(fā)射極、b：基極、c：集電極。
2、單片機一般采用5V 或3.3V供電，其I/O口高電平為5V 或3.3V，如今使用3.3V供電的單片機較多，所以其I/O口高電平也只有3.3V。
3、一般輸入信號最終會以開關形式輸入到單片機中，以工程經(jīng)驗來看，開關輸入的控制指令有效狀態(tài)采用低電平比采用高電平效果要好得多。當按下開關時，發(fā)出的指令信號為低電平，而平時不按下開關時，輸出到單片機上的電平則為高電平，該方式具有較強的耐噪聲能力。
4、在滿足功能的前提下，提高單片機輸入端可靠性最簡單的方案是：在輸入端與地之間并聯(lián)一只電容來吸收干擾脈沖，或串聯(lián)一只金屬薄膜電阻來限制流入端口的峰值電流。
5、單片機輸出端口受驅(qū)動能力的限制，一般情況下均需專用的接口芯片。其輸出雖因控制對象的不同而千差萬別，但一般情況下均滿足對輸出電壓、電流、開關頻率、波形上升下降速率和隔離抗干擾的要求。
6、輸出電路：單片機輸出端-功率端的電路實現(xiàn)方法。
7、脈沖變壓器是典型的電磁隔離元件，單片機輸出的開關信號轉(zhuǎn)換成一種頻率很高的載波信號，經(jīng)脈沖變壓器耦合到輸出級。
8、鉗位二極管(Clamp)：二極管有一個特性：正向?qū)ǚ聪蚪刂?，而且反偏電壓繼續(xù)增加會發(fā)生雪崩擊穿而導通，我們稱之為鉗位二極管(Clamp)。
9、PN結(jié)的擊穿分兩種，分別是電擊穿和熱擊穿，電擊穿指的是雪崩擊穿(低濃度)和齊納擊穿(高濃度)，而電擊穿主要是載流子碰撞電離產(chǎn)生新的電子-空穴對(electron-hole)，所以是可恢復的。但是熱擊穿是不可恢復的，因為熱量聚集導致硅(Si)被熔融燒毀。
10、ESD通常都是在芯片輸入端的Pad旁邊，不能在芯片里面，因為放在里面會有延遲。
11、SPICE（Simulation Program with Integrated Circuit Emphasis）是由美國加州大學伯克利分校的電子研究實驗室于1975年開發(fā)出來的一種功能非常強大的通用模擬電路仿真器。最初主要被用來驗證集成電路中的電路設計，以及預測電路的性能。現(xiàn)在SPICE模型已經(jīng)廣泛應用于電子設計中，可對電路進行非線性直流分析、非線性瞬態(tài)分析和線性交流分析。被分析的電路中的元件可包括電阻、電容、電感、互感、獨立電壓源、獨立電流源、各種線性受控源、傳輸線以及有源半導體器件。SPICE內(nèi)建半導體器件模型，用戶只需選定模型級別并給出合適的參數(shù)，利用SPICE模型能夠精確計算出系統(tǒng)的靜態(tài)和動態(tài)等各種工作特性，所以也可以用來進行系統(tǒng)級的信號完整性分析。
https://zhuanlan.zhihu.com/p/612099662
12、制程是指特定的半導體制造工藝及其設計規(guī)則。不同的制程意味著不同的電路特性。通常，制程節(jié)點越小意味著晶體管越小、速度越快、能耗表現(xiàn)越好。
13、NMOS通常都能看到比較好的Snap-back特性，但是實際上PMOS很難有snap-back特性，而且PMOS耐ESD的特性普遍比NMOS好，這個道理同HCI效應，主要是因為NMOS擊穿時候產(chǎn)生的是電子，遷移率很大，所以Isub很大容易使得Bulk/Source正向?qū)?，但是PMOS就很難。
14、Trigger（觸發(fā)）電壓: Trigger電壓是snap-back的第一個拐點(Knee-point)，寄生BJT的擊穿電壓，而且要介于BVCEO與BVCBO之間。
15、Hold電壓：要維持持續(xù) ON，但是又不能進入柵鎖 (Latch-up)狀態(tài)，否則就進入二次擊穿(熱擊穿)而損壞了。
16、光耦優(yōu)點：體積小、壽命長、無觸點、響應速度快、抗干擾能力強、輸入和輸出之間絕緣、信號單向傳輸、易和邏輯電路配合。
17、MOS是場效應管，CMOS是互補金屬氧化物半導體。
18、常見的驅(qū)動電路：三極管驅(qū)動、MOS管驅(qū)動。
一、三極管和MOS管的區(qū)別
驅(qū)動區(qū)別：
三極管是電流驅(qū)動（基極驅(qū)動電壓一般高于0.3-0.6V左右即可驅(qū)動），而MOS管是電壓驅(qū)動（驅(qū)動電壓必須高于Ugs最小值，一般為3-5V左右），而達到飽和時的驅(qū)動電壓需6-10V。
優(yōu)缺點：較低的電壓就可以驅(qū)動三極管，而MOS管驅(qū)動電壓較高，單片機I/O口的電壓不足以驅(qū)動MOS管（也有一些較小功率的MOS管，最低驅(qū)動電壓為2.5 V 左右）。
二、常見的驅(qū)動電路方式
1、NPN三極管/ PNP三極管
優(yōu)點：單片機I/O口電壓足夠驅(qū)動三極管。
缺點：需要負載：如限流電阻（可提高三極管關斷速度）、下拉電阻（防止三極管損壞）、通斷速率有限。
2、MOS管電壓驅(qū)動
問題一（可解決）：MOS管需要的驅(qū)動電壓較大，而單片機I/O口電壓較小，不足以驅(qū)動MOS管。
解決方法：存在一種小功率的MOS管，最低驅(qū)動電壓為2.5 V 左右。
問題二（可解決）：但是此時MOS管處于半導通狀態(tài)，內(nèi)阻很大，只夠驅(qū)動小電流負載。
解決方法：該電路中不涉及負載，所以沒有影響。
問題三（可解決）：MOS管達到飽和狀態(tài)所需 驅(qū)動電壓一般為6V-10V左右，3.3V的電壓不足以直接驅(qū)動MOS管使其飽和。
解決方法：在I/O口的輸出端用三極管或光耦過渡一下。
原理：
當單片機I/O口為高電平時，NPN 三極管Q5導通，直接將N-MOS管控制極G 極拉低，MOS管截止，負載不工作；當單片機I/O口為低電平時，NPN三極管Q5截止，電阻R12 和R13 將24V電源分壓得G極電壓為：24V*20K/（10K+20K）=8V，MOS管導通并達到飽和狀態(tài)，負載工作。
驅(qū)動事例：PNP三極管s8550驅(qū)動繼電器、驅(qū)動12V和24V繼電器、N溝道MOS管驅(qū)動加熱片。
https://blog.csdn.net/weixin_50183638/article/details/116587357
綜上，在三極管和MOS管中，選擇MOS管驅(qū)動電路較好，原因1：市面上存在小功率的MOS管，即I/O口驅(qū)動問題可以解決；原因2：電路中不涉及負載；原因3：在I/O口的輸出端用三極管或光耦過渡一下，則可使其飽和。但是由于傳輸線路過長，可能存在信號失真的問題。
不使用三極管的原因：雖然單片機I/O口可以直接驅(qū)動三極管，但是存在關斷速度慢的問題，而且需要加負載電阻。
三、信號失真問題解決方法/電路設計
信號為什么會失真？因為傳輸距離過長，易受外界干擾。
1、輸入電路設計：
方法一：提高開關輸入信號，在單片機入口處將高電壓信號轉(zhuǎn)換成TTL信號。
方法二：提高輸入信號電平。
缺點：電路繁雜。
（1）雙向保護電路
①作用/優(yōu)點：防止外界尖峰干擾和靜電影響損壞輸入引腳。
②具體做法：在輸入端增加防脈沖的二極管。
③原理：二極管D1、D2、D3的正向?qū)▔航礥F≈0.7 V，反向擊穿電壓UBR≈30 V，無論輸入端出現(xiàn)何種極性的破壞電壓，保護電路都能把該電壓的幅度限制在輸入端所能承受的范圍之內(nèi)。即：VI～VCC出現(xiàn)正脈沖時，D1正向?qū)?；VI～VCC出現(xiàn)負脈沖時，D2反向擊穿；VI與地之間出現(xiàn)正脈沖時，D3反向擊穿；VI與地之間出現(xiàn)負脈沖時，D3正向?qū)?，二極管起鉗位保護作用。緩沖電阻RS約為1.5～2.5 kΩ，與輸入電容C構(gòu)成積分電路，對外界感應電壓延遲一段時間。若干擾電壓的存在時間小于τ，則輸入端承受的有效電壓將遠低于其幅度；若時間較長，則D1導通，電流在RS上形成一定的壓降，從而減小輸入電壓值。
（2）光耦隔離電路
原理：R為輸入限流電阻，使光耦中的發(fā)光二極管電流限制在10～20 mA。輸入端靠光信號耦合，在電氣上做到了完全隔離。同時，發(fā)光二極管的正向阻抗值較低，而外界干擾源的內(nèi)阻一般較高，根據(jù)分壓原理，干擾源能饋送到輸入端的干擾噪聲很小，不會產(chǎn)生地線干擾或其他串擾，增強了電路的抗干擾能力。
優(yōu)點：抗干擾能力強。
結(jié)論：輸入電路設計選擇雙向保護/光耦隔離電路。
2、輸出電路設計：
（1）直接耦合
5個電阻2個三級管
由T1和T2組成耦合電路來推動T3。T1導通時，在R3、R4的串聯(lián)電路中產(chǎn)生電流，在R3上的分壓大于T2晶體管的基射結(jié)壓降，促使T2導通，T2提供了功率管T3的基極電流，使T3變?yōu)閷顟B(tài)。當T1輸入為低電平時，T1截止，R3上壓降為零，T2截止，最終T3截止。R5的作用在于：一方面作為T2集電極的一個負載，另一方面T2截止時，T3基極所儲存的電荷可以通過電阻R3迅速釋放，加快T3的截止速度，有利于減小損耗。
缺點：電路繁雜。
（2）TTL/CMOS器件耦合
①直接輸出
原理：集電極開路器件通過集電極負載電阻R1接至+15 V電源，提升了驅(qū)動電壓。
缺點：開關速度低，若用其直接驅(qū)動功率管，則當后續(xù)電路具有電感性負載時，由于功率管的相位關系，會影響波形上升時間，造成功率管動態(tài)損耗增大。
②快速開通輸出
改進點：只提高開關速度。
原理：當TTL輸出高電平時，輸出點通過晶體管T1獲得電壓和電流，充電能力提高，從而加快開通速度，同時也降低了集電極開路TTL器件上的功耗。
③推免式電路
1個電阻2個三級管
改進點：提高開通和關斷時的速度。
原理：輸出晶體管T1是作為射極跟隨器工作的，不會出現(xiàn)飽和，因而不影響輸出開關頻率。
綜上，如果輸出電路設計選擇TTL/CMOS器件耦合方式，那么選擇推免式電路。
（3）脈沖變壓器耦合
優(yōu)點：
①變壓器可以直接與功率管等強電元件耦合；
②相對靈活，因為變壓器可通過調(diào)整電感量、原副邊匝數(shù)等來適應不同推動功率的要求；
③變壓器副線圈輸出信號可以跟隨功率元件的電壓而浮動，不受其電源大小的影響。
原理：這種電路必須有一個脈沖源，脈沖源的頻率是載波頻率，應至少比單片機輸出頻率高10倍以上。脈沖源的輸出脈沖送入控制門G，單片機輸出信號由另一端輸入G門。當單片機輸出高電平時，G門打開，輸出脈沖進入變壓器，變壓器的副線圈輸出與原邊相同頻率的脈沖，通過二極管D1、D2檢波后經(jīng)濾波還原成開關信號，送入功率管。當單片機輸出低電平時，G門關閉，脈沖源不能通過G門進入變壓器，變壓器無輸出。當單片機輸出較高頻率的脈沖信號時，可以不采用脈沖源和G門，對變壓器原副邊電路作適當調(diào)整即可。
（4）光電耦合
優(yōu)點：可以傳輸線性信號，也可以傳輸開關信號。
缺點：響應速度慢使開關延遲時間加長。
原理：單片機輸出控制信號經(jīng)緩沖器7407放大后送入光耦。R2為光耦輸出晶體管的負載電阻，它的選取應保證：①在光耦導通時，其輸出晶體管可靠飽和；②在光耦截止時，T1可靠飽和。
綜上，輸出電路設計選擇推免式TTL/CMOS器件耦合方式電路。
以上內(nèi)容來源：
四、ESD（Elctrostatic Discharge）靜電放電保護電路
1、靜電危害
通常瞬間電壓非常高(大于幾千伏)，所以這種損傷是毀滅性和永久性的，會造成電路的直接燒毀。
2、靜電保護原理
利用鉗位二極管反向截止特性讓旁路在正常工作時處于斷開狀態(tài)，當外界有靜電時，旁路二極管發(fā)生雪崩擊穿，從而形成旁路通路保護了內(nèi)部電路或者柵極。
3、靜電保護具體做法
需要在導通的瞬間控制電流，一般為保護二極管會再串聯(lián)一個高電阻。
4、ESD的標準
根據(jù)靜電的產(chǎn)生方式以及對電路的損傷模式不同通常分為四種測試方式：人體放電模式(HBM:
Human-Body Model)、機器放電模式(Machine Model)、元件充電模式(CDM: Charge-Device Model)、電場感應模式(FIM:
Field-Induced Model)，但是業(yè)界通常使用前兩種模式來測試(HBM, MM)。
（1）人體放電模式(HBM)：人體摩擦產(chǎn)生了電荷突然碰到芯片釋放的電荷導致芯片燒毀擊穿。業(yè)界對HBM的ESD標準也有跡可循(MIL-STD-883C
method 3015.7，等效人體電容為100pF，等效人體電阻為1.5Kohm)，或者國際電子工業(yè)標準(EIA/JESD22-A114-A)也有規(guī)定。如果是MIL-STD-883C method 3015.7，它規(guī)定小于<2kV的則為Class-1，在2kV~4kV的為class-2，4kV~16kV的為class-3。
（2）機器放電模式(MM)：機器(如robot)移動產(chǎn)生的靜電觸碰芯片時由pin腳釋放，次標準為EIAJ-IC-121 method 20(或者標準EIA/JESD22-A115-A)，等效機器電阻為0 (因為金屬)，電容依舊為100pF。由于機器是金屬且電阻為0，所以放電時間很短，幾乎是ms或者us之間。但是更重要的問題是，由于等效電阻為0，所以電流很大，所以即使是200V的MM放電也比2kV的HBM放電的危害大。而且機器本身由于有很多導線互相會產(chǎn)生耦合作用，所以電流會隨時間變化而干擾變化。
5、ESD測試方法
類似FAB里面的GOI測試類似，指定pin之后先給他一個ESD電壓，持續(xù)一段時間后，然后再回來測試電性看看是否損壞，沒問題再去加一個step的ESD電壓再持續(xù)一段時間，再測電性，如此反復直至擊穿，此時的擊穿電壓為ESD擊穿的臨界電壓(ESD failure threshold Voltage)。通常給電路打三次電壓(3 zaps)，為了降低測試周期，通常起始電壓用標準電壓的70% ESD
threshold，每個step可以根據(jù)需要自己調(diào)整50V或者100V。
另外，因為每個chip的pin腳很多，所以需要分為幾種組合：I/O-pin測試(Input and Output pins)、pin-to-pin測試、Vdd-Vss測試(輸入端到輸出端)、Analog-pin。
（1）I/O pins：就是分別對input-pin和output-pin做ESD測試，而且電荷有正負之分，所以有四種組合：input+正電荷、input+負電荷、output+正電荷、output+負電荷。測試input時候，則output和其他pin全部浮接(floating)，反之亦然。
（2）pin-to-pin測試:靜電放電發(fā)生在pin-to-pin之間形成回路，但是如果要每每兩個腳測試，組合太多，因為任何的I/O給電壓之后如果要對整個電路產(chǎn)生影響一定是先經(jīng)過VDD/Vss才能對整個電路供電，所以改良版則用某一I/O-pin加正或負的ESD電壓，其他所有I/O一起接地，但是輸入和輸出同時浮接(Floating)。
（3）Vdd-Vss之間靜電放電：只需要把Vdd和Vss接起來，所有的I/O全部浮接(floating)，這樣給靜電讓他穿過Vdd與Vss之間。
（4）Analog-pin放電測試：因為模擬電路很多差分比對(Differential Pair)或者運算放大器(OP AMP)都是有兩個輸入端的，防止一個損壞導致差分比對或運算失效，所以需要單獨做ESD測試，當然就是只針對這兩個pin，其他pin全部浮接(floating)。
6、制程上的ESD——測試部分
靜電放電保護可以從FAB端的Process解決，也可以從IC設計端的Layout來設計。
制程上的ESD：要么改變PN結(jié)，要么改變PN結(jié)的負載電阻，而改變PN結(jié)只能靠ESD_IMP了，而改變與PN結(jié)的負載電阻，就是用non-silicide或者串聯(lián)電阻的方法。
（1）Source/Drain的ESD implant：因為LDD結(jié)構(gòu)在gate poly兩邊很容易形成兩個淺結(jié)，而這個淺結(jié)的尖角電場比較集中，而且因為是淺結(jié)，所以它與Gate比較近，所以受Gate的末端電場影響比較大，所以這樣的LDD尖角在耐ESD放電的能力是比較差的(<1kV)，所以如果這樣的Device用在I/O端口，很容造成ESD損傷。
根據(jù)這個理論，所以需要一個單獨沒有LDD的器件，但是需要另外一道ESD implant，打一個比較深的N+_S/D，這樣就可以讓那個尖角變圓而且離表面很遠。優(yōu)點：明顯提高ESD擊穿能力(>4kV)。
缺點：額外的MOS的Gate就必須很長，因為要防止穿通(punchthrough)，而且因為器件發(fā)生變化，所以需要單獨提取器件的SPICE Model。
（2）接觸孔(contact)的ESD implant
在LDD器件的N+漏極的孔下面打一個P+的硼，而且深度要超過N+漏極(drain)的深度，這樣就可以讓原來Drain的擊穿電壓降低(8V-->6V)，所以可以在LDD尖角發(fā)生擊穿之前先從Drain擊穿導走從而保護Drain和Gate的擊穿。
優(yōu)點：器件尺寸保持不變，且MOS結(jié)構(gòu)沒有改變，故不需要重新提取SPICE model。缺點：只適用于non-silicide制程。
（3）SAB (SAlicide Block)
一般為了降低MOS的互連電容，會使用silicide/SAlicide制程，但是器件如果工作在輸出端，器件的負載電阻會變低，外界ESD電壓將會全部加載在LDD和Gate結(jié)構(gòu)之間很容易擊穿損傷，所以在輸出級的MOS的Silicide/Salicide通常會用SAB(SAlicide Block)光罩擋住RPO，不要形成silicide，增加一個photo layer。
優(yōu)點：ESD電壓可以從1kV提高到4kV。
缺點：成本高。
（4）串聯(lián)電阻法：原理類似第三種(SAB)增加電阻法，串聯(lián)一個電阻(比如Rs_NW，或者HiR，等)，這樣也達到了SAB的方法。
優(yōu)點：成本低。
7、設計上的ESD——實操部分
（1）原理：以NMOS為例，原理都是Gate關閉狀態(tài)，Source/Bulk的PN結(jié)本來是短接0偏，當I/O端有大電壓時，則Drain/Bulk PN結(jié)雪崩擊穿，瞬間bulk有大電流與襯底電阻形成壓差導致Bulk/Source的PN正偏，所以這個MOS的寄生橫向NPN管進入放大區(qū)(發(fā)射結(jié)正偏,集電結(jié)反偏)，所以呈現(xiàn)Snap-Back特性，起到保護作用。PMOS同理推導。
（2）具體做法：一般都是把Gate/Source/Bulk短接在一起，把Drain結(jié)在I/O端承受ESD的浪涌(surge)電壓，NMOS稱之為GGNMOS (Gate-Grounded NMOS)，PMOS稱之為GDPMOS (Gate-to-Drain PMOS)。
（3）問題一：怎么觸發(fā)BJT？
必須有足夠大的襯底電流，現(xiàn)在普遍采用的多指交叉并聯(lián)結(jié)構(gòu)(multi-finger)。
缺點：基區(qū)寬度增加，放大系數(shù)減小，Snap-back不容易開啟。而且隨著finger數(shù)量增多，會導致每個finger之間的均勻開啟變得很困難。
解決方法：
①利用SAB(SAlicide-Block)在I/O的Drain上形成一個高阻的non-Silicide區(qū)域，使得漏極方塊電阻增大，而使得ESD電流分布更均勻，從而提高泄放能力。
②增加一道P-ESD (Inner-Pickup imp，類似上面的接觸孔P+ ESD imp)，在N+Drain下面打一個P+，降低Drain的雪崩擊穿電壓。
8、常見是ESD設計方法
（1）電阻分壓
（2）二極管
（3）MOS管
（4）寄生BJT
（5）SCR(PNPN structure)
以上內(nèi)容來源：
https://m.sohu.com/a/125038455_468626/?pvid=000115_3w_a
綜上，該驅(qū)動電路選擇MOS管驅(qū)動，在I/O口的輸出端用三極管/光耦過渡一下。輸入電路設計選擇：雙向保護電路。輸出電路設計選擇：推免式TTL/CMOS器件耦合方式電路。無需要加靜電保護電路。
REALSENSE產(chǎn)品
多攝像頭配置- D400系列立體攝像頭
1、介紹
多深度傳感器實時捕捉。首先，將深度傳感器向內(nèi)配置，允許同時捕獲物體的正面和背面，從而可以實時捕獲物體的整個表面體積；然后將深度傳感器向外配置，創(chuàng)建一個具有更寬視場(FOV)的深度傳感器系統(tǒng)，可用于捕獲向前和向后的深度。
特點：當深度傳感器在視場重疊時，它們不會受到任何顯著的干擾，并且它們都可以在相同的時間和幀速率下進行硬件同步捕獲。
所以，這種復合FOV配置適用于自主機器人、無人機和車輛，以及需要持續(xù)分析廣泛周圍區(qū)域的安全系統(tǒng)。
2、相機連接
多個攝像頭可以連接到一臺PC上，并將能夠傳輸獨立的數(shù)據(jù)。然而，如果需要硬件同步它們，以便它們以完全相同的時間和速率捕獲，則需要通過同步電纜連接攝像機，并且需要在軟件中配置具有單個主(或外部生成的同步信號)和多個從。連接器端口可以在攝像機上找到，并且需要組裝電纜。在最簡單的設計中，基本上只有兩條電纜需要從主設備連接到從設備。
適用范圍：相機之間的距離相對較小，約小于3米，推薦使用屏蔽雙絞線進行無源互連。
注：電阻器和電容器必須靠近連接器
對于更長的連接，有源電路可以保證信號的完整性和ESD保護。其中一個例子是使用RS-485/RS-422收發(fā)器，如下所示。
該電路采用RJ-45以太網(wǎng)跳線傳輸兩個模塊之間的同步信號。J3跳線，使一個相機是主(發(fā)射器)另一個從(接收器)。與被動解決方案類似，多個從機可以在多點或星型配置中連接到一個主機。插拔線段可以使用RJ-45模塊化分配器連接。
值得注意的是，如果不采取適當?shù)拇胧?，觀察到ESD/EMI事件(例如:靜電)可能導致幀計數(shù)器復位，即使流將繼續(xù)。對于深度同步，這個計數(shù)器復位可以忽略不計。然而，在某些情況下，第三個彩色成像儀(RGB相機)被觀察到在這些ESD事件中凍結(jié)。在相同的條件下，D435被觀察到對這個問題比D415更健壯。
