發(fā)簡信
IP屬地：上海
-
-
-
馬原去年的整理，選擇題向，供參考
-
-
-
Verilog HDL語言學(xué)習(xí)（4）狀態(tài)機(jī) 在有限的狀態(tài)內(nèi) ， 在時(shí)鐘的驅(qū)動下 ，通過給定初始狀態(tài) ，能夠自動完成狀態(tài)間的循環(huán)和相應(yīng)狀態(tài)輸出的時(shí)序邏輯電路Mealy 型狀態(tài)機(jī)（一般...
-
Verilog HDL學(xué)習(xí)（3）第4個示例.七段數(shù)碼管 這里新的語法點(diǎn)就是{，，}代表的拼接運(yùn)算符，有點(diǎn)像C語言里的strcat函數(shù) 第5個示例.D觸發(fā)器——時(shí)序邏輯電路的描述...
-
Verilog HDL學(xué)習(xí)（2）從上一節(jié)內(nèi)容總結(jié)：一個Verilog模塊一致包含四個部分：端口定義、I/O說明、內(nèi)部信號聲明和功能定義，下面將通過其他例子更加具體體會 第2個示...