發(fā)簡信
IP屬地：上海
-
-
-
-
-
-
Verilog HDL語言學習（4）狀態(tài)機 在有限的狀態(tài)內(nèi) ， 在時鐘的驅(qū)動下 ，通過給定初始狀態(tài) ，能夠自動完成狀態(tài)間的循環(huán)和相應狀態(tài)輸出的時序邏輯電路Mealy 型狀態(tài)機（一般可能化簡）下一狀態(tài)和輸出=當前...
-
Verilog HDL學習（3）第4個示例.七段數(shù)碼管 這里新的語法點就是{，，}代表的拼接運算符，有點像C語言里的strcat函數(shù) 第5個示例.D觸發(fā)器——時序邏輯電路的描述方法 module d_ff ...
-
Verilog HDL學習（2）從上一節(jié)內(nèi)容總結：一個Verilog模塊一致包含四個部分：端口定義、I/O說明、內(nèi)部信號聲明和功能定義，下面將通過其他例子更加具體體會 第2個示例：4選1數(shù)選器 首先明確功能...
-
Verilog HDL學習（1）（注：本系列用于自己開始自學Verilog HDL語言時做備忘梳理使用）1.基礎概念2.描述方式3.第一個示例——2選1數(shù)選器的實現(xiàn) 基礎概念 1.Verilog HDL是一...
-
掙扎與成長——讀《我的天才女友》
“假如一個人想一直做庶民，那他的孩子、孫子，都會命若草芥，不值一提。”因為這句話我翻開了這部小說“我們就是庶民，庶民就是爭搶食物和酒，就是為了上菜的先后次序、服務好壞而爭吵，...
