異步FIFO簡(jiǎn)介及其原理 FIFO是英文First In First Out 的縮寫，是一種先進(jìn)先出的數(shù)據(jù)緩存器，它與普通存儲(chǔ)器的區(qū)別是沒有外部讀寫地址線，這樣使用起來非常簡(jiǎn)...
發(fā)簡(jiǎn)信
IP屬地：山西
-
異步FIFO的跨時(shí)鐘域同步處理、格雷碼轉(zhuǎn)換 -
SystemVerilog中虛方法、動(dòng)態(tài)查找和類型轉(zhuǎn)換
先說概念： 虛方法（virtual）：在父類中的方法名前添加“ virtual ”關(guān)鍵字，實(shí)現(xiàn)父類和子類方法的動(dòng)態(tài)綁定（在SV中稱為動(dòng)態(tài)方法查找）。 動(dòng)態(tài)查找：利用類的...
-
SystemVerilog語言中fork...join/join_any/join_none的區(qū)別在很多的分支并行結(jié)構(gòu)中，常常用到fork...join的結(jié)構(gòu)。 簡(jiǎn)單說，fork...join/join_any/join_none結(jié)構(gòu)用作并發(fā)執(zhí)行，阻塞父進(jìn)程的執(zhí)行，直到子...
-
SystemVerilog 數(shù)據(jù)類型、數(shù)組、隊(duì)列和關(guān)聯(lián)數(shù)組
數(shù)值類型 簡(jiǎn)單的區(qū)分，相比于Verilog，SV引入了一個(gè)數(shù)據(jù)類型logic用來概括寄存器類型reg和線網(wǎng)類型wire。 bit為二值邏輯，只可以表示0、1，且bit為 無符...