針對(duì)數(shù)字電路，有相應(yīng)的輸入低電平漏電流（IIL input leakage low）和輸入高電平漏電流(IIH input leakage high)； 測(cè)試過程： 首先是對(duì)...
發(fā)簡(jiǎn)信
IP屬地：江蘇
-
芯片測(cè)試之輸入漏電流 -
芯片測(cè)試之VOL/VOHVOH是指輸出引腳為邏輯1時(shí)的最小電壓值。電路輸出通常會(huì)帶有負(fù)載或者驅(qū)動(dòng)下一級(jí)的輸入，VOH/IOH參數(shù)測(cè)試是為了檢驗(yàn)DUT引腳在規(guī)定的電流條件下，輸出電壓是否可以按要求保持...
-
芯片測(cè)試之VIH/VIL在數(shù)字電路中，定義輸入電壓值高于某一閾值時(shí)，稱之為輸入高電平（VIH），當(dāng)輸入電壓值低于某一閾值，稱之為輸入低電平（VIL）； 在測(cè)試過程中，無法直觀的測(cè)量輸入電平，而是通過...
-
Quartus18 Modelsim-Altera 仿真Quartus Prime 中集成了Modelsim，可以調(diào)用Modelsim對(duì)頂層文件進(jìn)行仿真。 1、初次使用的話，設(shè)置Modelsim-Altera的安裝路徑： Tool...
