發(fā)簡信
IP屬地：北京
-
基于FPGA的8PSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計,可設(shè)置SNR1.算法仿真效果 vivado2019.2仿真結(jié)果如下（完整代碼運行后無水?。?設(shè)置SNR=10db 設(shè)置SNR=30db 仿真操作步驟可參考...
-
基于錢搜索譯碼算法的BCH編譯碼matlab誤碼率仿真1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運行后無水?。?仿真操作步驟可參考程序配套的操作視頻。 2.算法涉及理論知識概要...
-
基于PSO粒子群優(yōu)化算法的256QAM星座圖的最優(yōu)概率整形matlab仿真,對比PSO優(yōu)化前后整形星座圖和誤碼率1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運行后無水?。?仿真操作步驟可參考程序配套的操作視頻。 2.算法涉及理論知識概要...
-
【硬件測試】基于FPGA的4FSK+幀同步系統(tǒng)開發(fā)與硬件片內(nèi)測試,包含高斯信道,誤碼統(tǒng)計,可設(shè)置SNR1.算法硬件測試效果 本文是之前寫的文章 《基于FPGA的4FSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計,可...
-
基于FPGA的4FSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計,可設(shè)置SNR1.算法仿真效果 vivado2019.2仿真結(jié)果如下（完整代碼運行后無水?。?設(shè)置SNR=25db 設(shè)置SNR=12db 將波形局部放大： ...
-
【硬件測試】基于FPGA的4ASK+幀同步系統(tǒng)開發(fā)與硬件片內(nèi)測試,包含高斯信道,誤碼統(tǒng)計,可設(shè)置SNR1.算法仿真效果 本文是之前寫的文章 《基于FPGA的4ASK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計,可設(shè)置...
-
基于FPGA的4ASK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計,可設(shè)置SNR1.算法仿真效果 vivado2019.2仿真結(jié)果如下（完整代碼運行后無水?。?設(shè)置SNR=20db 放大上述數(shù)據(jù)，效果如下： 設(shè)置SNR=1...
-
基于Qlearning強化學習的1DoF機械臂運動控制系統(tǒng)matlab仿真1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運行后無水?。?仿真操作步驟可參考程序配套的操作視頻。 2.算法涉及理論知識概要...
-
【硬件測試】基于FPGA的QPSK軟解調(diào)+幀同步系統(tǒng)開發(fā)與硬件片內(nèi)測試,包含高斯信道,誤碼統(tǒng)計,可設(shè)置SNR1.算法仿真效果 本文是之前寫的文章 《基于FPGA的QPSK軟解調(diào)+幀同步系統(tǒng)開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計,可設(shè)置SNR》...