1.算法仿真效果 vivado2019.2仿真結(jié)果如下（完整代碼運(yùn)行后無水?。?設(shè)置SNR=10db 設(shè)置SNR=30db 仿真操作步驟可參考程序配套的操作視頻。 2.算法...
發(fā)簡信
IP屬地：湖北
-
基于FPGA的8PSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR -
基于錢搜索譯碼算法的BCH編譯碼matlab誤碼率仿真1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運(yùn)行后無水印）： 仿真操作步驟可參考程序配套的操作視頻。 2.算法涉及理論知識(shí)概要 BCH 碼（Bose - C...
-
基于PSO粒子群優(yōu)化算法的256QAM星座圖的最優(yōu)概率整形matlab仿真,對(duì)比PSO優(yōu)化前后整形星座圖和誤碼率1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運(yùn)行后無水?。?仿真操作步驟可參考程序配套的操作視頻。 2.算法涉及理論知識(shí)概要 256QAM 是一種高階調(diào)制...
-
【硬件測試】基于FPGA的4FSK+幀同步系統(tǒng)開發(fā)與硬件片內(nèi)測試,包含高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.算法硬件測試效果 本文是之前寫的文章 《基于FPGA的4FSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR》 的硬件測試版本。...
-
基于FPGA的4FSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.算法仿真效果 vivado2019.2仿真結(jié)果如下（完整代碼運(yùn)行后無水?。?設(shè)置SNR=25db 設(shè)置SNR=12db 將波形局部放大： 仿真操作步驟可參考程序配套的操...
-
【硬件測試】基于FPGA的4ASK+幀同步系統(tǒng)開發(fā)與硬件片內(nèi)測試,包含高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.算法仿真效果 本文是之前寫的文章 《基于FPGA的4ASK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR》 的硬件測試版本。 在...
-
基于FPGA的4ASK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.算法仿真效果 vivado2019.2仿真結(jié)果如下（完整代碼運(yùn)行后無水印）： 設(shè)置SNR=20db 放大上述數(shù)據(jù)，效果如下： 設(shè)置SNR=10db 仿真操作步驟可參考程序...
-
基于Qlearning強(qiáng)化學(xué)習(xí)的1DoF機(jī)械臂運(yùn)動(dòng)控制系統(tǒng)matlab仿真1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運(yùn)行后無水?。?仿真操作步驟可參考程序配套的操作視頻。 2.算法涉及理論知識(shí)概要 隨著工業(yè)自動(dòng)化和機(jī)器人技術(shù)的...
-
【硬件測試】基于FPGA的QPSK軟解調(diào)+幀同步系統(tǒng)開發(fā)與硬件片內(nèi)測試,包含高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.算法仿真效果 本文是之前寫的文章 《基于FPGA的QPSK軟解調(diào)+幀同步系統(tǒng)開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR》 的硬件測試版本。 在系統(tǒng)在仿...
-
基于FPGA的QPSK軟解調(diào)+幀同步系統(tǒng)開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.算法仿真效果 vivado2019.2仿真結(jié)果如下（完整代碼運(yùn)行后無水?。?系統(tǒng)包括QPSK調(diào)制模塊，QPSK軟解調(diào)模塊，AWGN信道模塊，誤碼統(tǒng)計(jì)模塊，幀同步模塊，數(shù)...
-
基于遺傳算法的256QAM星座圖的最優(yōu)概率整形matlab仿真,對(duì)比優(yōu)化前后整形星座圖和誤碼率1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運(yùn)行后無水?。?GA優(yōu)化曲線： 優(yōu)化前后星座圖對(duì)比 優(yōu)化前后誤碼率對(duì)比 仿真操作步驟可參考程序配套的操作視頻。...
-
基于遺傳算法的64QAM星座圖的最優(yōu)概率整形matlab仿真,對(duì)比優(yōu)化前后整形星座圖和誤碼率1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運(yùn)行后無水印）： GA優(yōu)化過程： 優(yōu)化前后星座圖對(duì)比： （優(yōu)化后，邊緣的星座點(diǎn)會(huì)聚集到中心，所以整體看，星座點(diǎn)邊...
-
【硬件測試】基于FPGA的BPSK+幀同步系統(tǒng)開發(fā)與硬件片內(nèi)測試,包含高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.硬件片內(nèi)測試效果 本文是之前寫的文章 《基于FPGA的BPSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR》 的硬件測試版本。...
-
基于DNN深度神經(jīng)網(wǎng)絡(luò)的OFDM+QPSK信號(hào)檢測與誤碼率matlab仿真1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運(yùn)行后無水印）： 仿真操作步驟可參考程序配套的操作視頻。 2.算法涉及理論知識(shí)概要 在現(xiàn)代通信系統(tǒng)中，高效可靠的...
-
【硬件測試】基于FPGA的QPSK+幀同步系統(tǒng)開發(fā)與硬件片內(nèi)測試,包含高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.算法仿真效果 本文是之前寫的文章 《基于FPGA的QPSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR》 的硬件測試版本。 在...
-
基于FPGA的QPSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.算法仿真效果 vivado2019.2仿真結(jié)果如下（完整代碼運(yùn)行后無水?。?系統(tǒng)包括QPSK調(diào)制模塊，QPSK解調(diào)模塊，AWGN信道模塊，誤碼統(tǒng)計(jì)模塊，幀同步模塊，數(shù)據(jù)...
-
基于FPGA的BPSK+costas環(huán)實(shí)現(xiàn),包含testbench,分析不同信噪比對(duì)costas環(huán)性能影響1.算法仿真效果 本作品是之前作品的改進(jìn)和擴(kuò)展： 1.m基于FPGA的BPSK調(diào)制解調(diào)通信系統(tǒng)verilog實(shí)現(xiàn),包含testbench,包含載波同步_csdn基于fpga的...
-
基于32QAM的載波同步和定時(shí)同步性能仿真,包括Costas環(huán)的gardner環(huán)1.算法仿真效果 matlab2022a仿真結(jié)果如下（完整代碼運(yùn)行后無水?。?仿真操作步驟可參考程序配套的操作視頻。 2.算法涉及理論知識(shí)概要 載波同步是相干解調(diào)的基礎(chǔ)，不...
-
基于FPGA的BPSK+幀同步系統(tǒng)verilog開發(fā),包含testbench,高斯信道,誤碼統(tǒng)計(jì),可設(shè)置SNR1.算法仿真效果 vivado2019.2仿真結(jié)果如下（完整代碼運(yùn)行后無水?。?系統(tǒng)包括BPSK調(diào)制模塊，BPSK解調(diào)模塊，AWGN信道模塊，誤碼統(tǒng)計(jì)模塊，幀同步模塊，數(shù)據(jù)...