IP屬地：西藏
-
《價(jià)值心法》讀書心得-慢慢來
最近在看姜胡說的《價(jià)值心法》這本書，作者從一名?？粕?，通過自己的不斷自學(xué)，成長為一名全能型的知識分子，讓我欽佩不已。 他的這本書分為三大部分：學(xué)...
-
verdi加載代碼層次不全
將文件下的novas.rc文件刪除掉，重新加載代碼層次恢復(fù)。
-
無法刪除文件 Device or resource busy
錯誤原因 還有進(jìn)程在運(yùn)行 解決方法： 在終端執(zhí)行 lsof +D 再加上無法刪除文件的目錄，把顯示的process都kill掉，然后再rm就可以...
-
芯片測試之VOL/VOHVOH是指輸出引腳為邏輯1時(shí)的最小電壓值。電路輸出通常會帶有負(fù)載或者驅(qū)動下一級的輸入，VOH/IOH參數(shù)測試是為了檢驗(yàn)DUT引腳在規(guī)定的電流條件...
-
芯片測試之VIH/VIL在數(shù)字電路中，定義輸入電壓值高于某一閾值時(shí)，稱之為輸入高電平（VIH），當(dāng)輸入電壓值低于某一閾值，稱之為輸入低電平（VIL）； 在測試過程中，無...
-
芯片測試之輸入漏電流針對數(shù)字電路，有相應(yīng)的輸入低電平漏電流（IIL input leakage low）和輸入高電平漏電流(IIH input leakage hi...
-
cache的原理
cache的工作原理:利用空間局部性和時(shí)間局部性原理，通過自有的存儲空間，緩存一部分內(nèi)存的指令和數(shù)據(jù)，減少cpu訪問內(nèi)存的次數(shù)，從而提高系統(tǒng)的整...
-
vcs仿真vhdl和verilog語言混合仿真的問題
當(dāng)用vcs對vhdl和verilog語言混合仿真時(shí)，遇到verilog語言的模塊的信號無dump波形，解決方法:在vcs仿真腳本中加入debug...
-
芯片測試之連接性芯片測試的第一步就是測試芯片的連接性，也稱為開短路測試(open/short test)，它是利用電路的保護(hù)電路進(jìn)行測試。下圖為電路的保護(hù)電路：...